Babazadeh Daryan B, Khalesi H, Ghods V, Izadbakhsh A. Design of Four-Stage OTA CMOS with Low Area. Journal of Iranian Association of Electrical and Electronics Engineers 2021; 18 (4) :1-7
URL:
http://jiaeee.com/article-1-1171-fa.html
بابازاده داریان بهنام، خالصی حسن، قدس وحید، ایزدبخش علیرضا. طراحی تقویت کننده ترارسانایی چهار طبقه CMOS با مساحت تراشه پایین. نشریه مهندسی برق و الکترونیک ایران. 1400; 18 (4) :1-7
URL: http://jiaeee.com/article-1-1171-fa.html
واحد گرمسار، دانشگاه آزاد اسلامی، گرمسار، ایران
چکیده: (2163 مشاهده)
تقویتکنندههای عملیاتی، یکی از پرکاربردترین بلوکهای پایهای در سیستمهای آنالوگ و مختلط هستند. در این مقاله، تقویت کننده عملیاتی ترارسانایی چهار طبقه با سطح اشغال تراشه پایین پیشنهاد شده است. در این ساختار، از یک بلوک تمام تفاضلی همزمان به عنوان طبقه چهارم و شبکه جبران سازی استفاده شده است. جبران¬سازی تقویت¬کننده ارائه شده تنها با یک MOSCAP صورت گرفته که ضمن کاهش سطح اشغال تراشه، به سبب کاهش تعداد و مقادیر خازن جبران¬ساز، پهنای باند بهره و ضرایب شایستگی بهبود یافته است. سادگی و استحکام طرح امکان پیاده¬سازی در یک تراشه با ابعاد m μ¬210x250 را فراهم نموده است. تقویت¬کننده چهار طبقه پیشنهادی در تکنولوژی CMOS-mμ0.18 طراحی شده است. مزیت طرح، ارائه ساختاری است قابل پیاده¬سازی و مقاوم در برابر تغییرات پارامترهای مدار ناشی از پیاده¬سازی روی تراشه می¬باشد. بهره تقویت-کننده پیشنهادی 120dB و توان مصرفی 545µW و آهنگ چرخش V/µS 2.12، پهنای باند بهره 16.4MHz و حاشیه فاز 88 درجه می¬باشد.
نوع مقاله:
پژوهشي |
موضوع مقاله:
الکترونیک دریافت: 1399/5/31 | پذیرش: 1400/2/11 | انتشار: 1400/7/22