طراحی تقویتکننده ترارسانایی چهار طبقه CMOS با مساحت تراشه پایین

بهنام بابازاده داریان حسن خالصی وحید قدس عدس علیرضا ایزدبخش ۱ - دانشجوی دکتری الکترونیک، واحد گرمسار، دانشگاه آزاد اسلامی، گرمسار، ایران <u>Db.babazadeh@iau-garmsar.ac.ir</u> ۲ - استادیار - گروه برق، واحد گرمسار، دانشگاه آزاد اسلامی، گرمسار، ایران ۳ - استادیار - گروه برق، واحد سمنان، دانشگاه آزاد اسلامی، سمنان، ایران ۳ - استادیار - گروه برق، واحد سمنان، دانشگاه آزاد اسلامی، سمنان، ایران ۴ - استادیار - گروه برق، واحد گرمسار، دانشگاه آزاد اسلامی، گرمسار، ایران ۲ - استادیار - گروه برق، واحد سمنان، دانشگاه آزاد اسلامی، سمنان، ایران ۲ - استادیار - گروه برق، واحد گرمسار، دانشگاه آزاد اسلامی، گرمسار، ایران ۲ - استادیار - گروه برق، واحد گرمسار، دانشگاه آزاد اسلامی، گرمسار، ایران

چکیده: تقویت کننده های عملیاتی، یکی از پرکاربردترین بلوکهای پایهای در سیستمهای آنالوگ و مختلط هستند. در این مقاله، تقویت کننده عملیاتی ترارسانایی چهار طبقه با سطح اشغال تراشه پایین پیشنهاد شده است. در این ساختار، از یک بلوک تمام تفاضلی همزمان به عنوان طبقه چهارم و شبکه جبران سازی استفاده شده است. جبرانسازی تقویت کننده ارائه شده تنها با یک MOSCAP صورت گرفته که ضمن کاهش سطح اشغال تراشه، به سبب کاهش تعداد و مقادیر خازن جبرانساز، پهنای باند بهره و ضرایب شایستگی بهبود یافته است. سادگی و استحکام طرح امکان پیادهسازی در یک تراشه با ابعاد mMOSCAP را فراهم نموده است. تقویت کننده چهار طبقه پیشنهادی در تکنولوژی μο. مکان پیادهسازی در یک تراشه با ابعاد μائه ساختاری است قابل ویاده سازی و مقاوم در برابر تغییرات پیشنهادی در تکنولوژی 16.4 سازی در یک تراشه با ابعاد μائه ساختاری است قابل و توان مصرفی 450 و آهنگ چرخش 2.12 سازی این این بهره 16.4 سازی دوی تراشه می باشد. بهره تقویت کننده پیشنهادی ا

واژههای کلیدی: تقویتکننده ترارسانایی، تقویتکننده چند طبقه، جبرانسازی فرکانسی، کاهش سطح تراشه، تکنولوژی CMOS، خازن مبتنی بر ترانزیستور.

نوع مقاله: پژوهشی

DOI: 10.29252/jiaeee.18.4.1

- تاریخ ارسال مقاله: ۱۳۹۹/۰۵/۳۱
- تاريخ پذيرش مشروط مقاله: ۱۴۰۰/۱۲/۱۴
 - تاريخ پذيرش مقاله: ۱۴۰۰/۰۲/۱۱
- **نام نویسندهی مسئول:** دکتر حسن خالصی
- نشانی نویسندهی مسئول: گروه مهندسی برق، واحد گرمسار، دانشگاه آزاد اسلامی، گرمسار، ایران

مجله انجمن مهندسی برق و الکترونیک ایران- دوره هجدهم- شماره چهارم- زمستان ۱۴۰۰- صفحه ۱-۷ 💮

۱– مقدمه

تقویت کنندهها، یکی از پر کاربردترین بلو کهای پایه ای در سیستم های آنالوگ و مختلط هستند [1]. در [7]، یک تقویت کننده کم نویز با بهره متغیر برای کاربردهای فراپهن باند ارائه شده است. امروزه به دلیل تمایل صنعت به استفاده از تکنولوژیهای استاندارد برای پیادهسازی هر دو زمینه یدیجیتال و آنالوگ در یک تراشه، تکنولوژی CMOS از سایر تکنولوژیهای موجود مانند ترانزیستور دوقطبی پیشی گرفته است [۳]. کمتر بودن ذاتی هدایت انتقالی در ترانزیستورهای CMOS، بهرهی مدار را کاهش میدهد که این امـر در انـدازههـای کمتـر ابعـاد ترانزیستور خود را بیشتر نشان میدهد [۴]. به منظور افزایش بهره و با توجه به محدودیتهای روشهایی مانند کسکود از نظر سویینگ خروجی، بحث مربوط به طراحی تقویت کننده های چند طبقه مطرح شده است [۵]. با افزایش طبقات، تعداد گرههای مـدار بیشـتر شـده و پایداری و دینامیک تقویت کننده های چند طبقه را پیچیده تر مینماید. از سوی دیگر بالا بودن مصرف توان، فضای اشغالی و دشواری جبرانسازی فرکانسی آنها که معمولاً با استفاده از خازن صورت می-گیرد، سبب افزایش سطح پیادہسازی طـرح در تراشـه مـیگـردد. بـه همین منظور تحقیقات گسترده ای برای طراحی ساختارهای مختلف جهت بهبود پارامترهای عملکردی مدار همچون پهنای باند بهره (GBW)، حاشیه فاز (PM) و کاهش سطح پیادهسازی طرح صورت گرفته است.

تاکنون روشهای بیشماری برای جبرانسازی فرکانس ارائه شده است کـه تقریبـاً همـه آنهـا بـا بهبـود سـاختارهای Nested Miller

Reversed Nested Miller _e Compensation (NMC) Compensation (RNMC) صورت گرفته است [۶]. استفاده از بافرهای ولتاژ و جریان، مقاومتهای حذف کننده [۷-۹] ، تقویت مسیر فیدبک و کاهش مسیر پیشرو و استفاده ار روش حذف صفر و قطب از محبوب ترین روش ها هستند [۱۰-۱۲]. همچنین در مراجع [۱۴,۱۳] از بلوک دیفرانسیل در شبکه جبران استفاده شده که سبب کاهش قابل ملاحظه اندازه خازن جبرانساز شده است. در مرجع [15]، به منظور بهبود پهنای باند بهره تقویت کننده، از تزریق مستقیم با استفاده از یک مسیر فیدبک استفاده شده، در حالی که در مرجع [۱۶] شبکه جبرانساز با استفاده از عناصر فعال به جای عناصر پسیو مانند خازنها و مقاومتها ارائه شده است. همچنین در مرجع [۱۷] جبرانسازی یک تقویت کننده با تقویت مسیر پیشرو گزارش شده و در مراجع [۱۹,۱۸] نیز یک تقویت کننده با استفاده از بلوک تفاضلی و تقویت مسیر پیشرو و تضعیف مسیر فیدبک ارائه شده که همین امر در مرجع [۲۰] به عنوان یک تقویت کننده چهار طبقه با استفاده از بلوک تفاضلی ولتاژ در شبکه جبرانساز صورت گرفته است.

در این مقاله، یک تقویتکننده ترارسانایی چهار طبقه معرفی شده است. از آنجا که بلوک دیفرانسیل میتواند چندین مسیر را همزمان

تقویت و تضعیف کند، می تواند به عنوان یک بلوک چند کاره در مدار استفاده شود. در این مقاله، با استفاده از یک بلوک تفاضلی در شبکه جبرانساز و طبقه چهارم، به صورت همزمان هم مسیر تقویت DC مدار و هم شبکه جبران ساز پیکربندی شده است. این امر سبب قرارگیری خازن جبرانساز در دو حلقه میلری شده که باعث کاهش تعداد و مقدار خازن جبرانساز گردیده و امکان پیادهسازی توسط MOSCAP را فراهم نموده است، این امر سبب کاهش قابل توجه مساحت پیادهسازی طرح روی تراشه می گردد. همچنین استفاده از بلوک تفاضلی به صورت مشترک در طبقه چهارم و شبکه جبرانساز کاهش توان مصرفی مدار را به همراه دارد.

ساختار مقاله به این قرار است: در بخش دوم ساختار طرح پیشنهادی بررسی و جزییات طراحی تحلیل شده است. در بخش سوم طراحی ترانزیستوری، پیادهسازی روی تراشه با استفاده از نرمافزار Cadence و نتایج شبیهسازی با استفاده از HSPICE ارائه شده و در بخش چهارم نتیجه گیری نهایی مطرح شده است.

۲- طرح تقویت کننده پیشنهادی

در ساختار پیشنهادی استفاده از یک بلوک تمام تفاضلی به عنوان طبقه چهارم و شبکه جبران سازی به صورت همزمان و جبرانسازی با استفاده از یک خازن ایده اصلی میباشد. شکل (۱) شمای بلوکی طرح پیشنهادی را نشان میدهد. تنها خازن موجود با قرار گرفتن در دو حلقه منفى شامل طبقات دوم، سوم و چهارم براى حلقه اول $(g_{m2}.g_{m3}.g_{f}.r_{f}+C_{C})$ و همچنین طبقات دوم و چهارم برای حلقه دوم(g_{m2}.g_f.r_f+Cc) و با توجه به اینکه بلوک تفاضلی به عنوان مسیر بهره DC عمل می کند به همین منظور دارای بهره بالا بوده ($g_f^*r_f$)، می توان خازن جبران ساز را کوچکتر در نظر گرفت. باتوجه به این امر می توان این خازن را با یک ترانزیستور (MOSCAP) تحقق بخشید. این پیاده سازی تنها با استفاده از یک MOSFET نوع N و با اتصال درین و سورس آن به یکدیگر انجام شده است. حال مقدار خازن گیت-بدنه با تنظیم ابعاد ترانزیستور قابل کنترل میباشد. در این طرح عرض ترانزیستور برابر ۷٫۸ μm و طول آن برابر با ۱٫۴۴ μm می باشد. همچنین شباهت طبقه اول و چهارم به واسطه تفاضلی بودن آنها نیز کمک شایانی به یک طراحی ساده و قابل ساخت میکند. زیرا برای طراحی جانمایی چنین تقویتکنندههایی تقارن بسیار حائز اهمیت می باشد. آنچه در اینجا اهمیت دارد نقش آفرینی بلوک تفاضلی جبران سازی هم در جبرانسازی فرکانسی و هم در تقویت بهره میباشد. زیرا خروجی نهایی مدار همان خروجی بلوک تفاضلی است. میتوان عنوان داشت که با این سبک از جبرانسازی، قطب غالب اول در خروجی طبقه اول و قطب دوم در خروجی کلی مدار اتفاق میافتد.

به منظور دستیابی به تابع تبدیل ساختار پیشنهادی با اعمال قوانین جریان کرشف (KCL) در پنج گره خروجی بلوکها که شامل دو گره بلوک تفاضلی میشود، پنج معادله با پنج مجهول از جنس ولتاژ گرهها

مجله انجمن مهندسی برق و الکترونیک ایران- دوره هجدهم- شماره چهارم- زمستان ۱۴۰۰- صفحه ۱-V

ایجاد شده که برای سادهسازی تابع تبدیل به دست آمده فرض می کنیم که اولاً بهره هر طبقه ($g_{mi}*r_i$) بیشتر از یک و دوماً خازن بار از خازن شبکه جبرانساز و خازنهای پارازیتیکی بزرگتر می باشد (۱) تابع تبدیل سادهسازی شده در رابطه (۱) نمایش داده شده است.



شکل (۱): مدل خطی روش پیشنهادی [۱۲]

$$H(S) = \frac{(C_C g_m r_1 r_f) S - g_m g_m g_m g_m g_f r_1 r_2 r_3 r_f}{(C_C C_L r_1 r_f) S^2 + (C_C g_m g_m g_f r_1 r_2 r_3 r_f) S + 1}$$
(1)

$$P_{1} = \frac{1}{C_{c}g_{m2}g_{m3}g_{f}r_{1}r_{2}r_{3}r_{f}}$$
(Y)

$$P_2 = \frac{g_{m2}g_{m3}g_f r_2 r_3}{C}$$
(°)

$$Z = \frac{g_{m2}g_{m3}g_{f}r_{2}r_{3}}{C_{C}}$$
(*)

در تمامی روابط C_L خازن بار، C_C خازن جبران سازی و g_{mi} ترارسانایی هر طبقه و بلوک، \mathbf{r}_i نشان دهنده مقاومت خروجی در هر بلوک و s متغیر لاپلاس میباشد. باتوجه به رابطه (۱) طرح پیشنهادی دارای دو قطب و یک صفر سمت راست RHZ بوده که در روابط (۲)، (۳) و (۴) معرفی شده است. بدیهی است که P2 و Z دارای مقادیر بسیار بزرگی هستند که خارج پهنای باند بهره که محدوده کاری تقویت کننده میباشد، قرار گرفته که این امر سبب شده که سیستم مانند سیستم های تک قطبی رفتار کند. با تعیین مقادیر صفر و قطب میتوان پارامترهای طراحی در سطح ترانزیستور را به المانهای مدار اختصاص داد.

همچنین مقادیر عددی پارامترهای مدار در جدول (۱) ارائه شده است. ترارسانایی (gm) طبقه سوم بسیار بزرگتر از طبقات دیگر میباشد.مقدار خازن جبرانسازی نیز کمتر از یک درصد خازن بار انتخاب شده است.

۳- شبیهسازی مدار و ارائه نتایج

طرح پیشنهادی تقویت کننده، خازن MOSCAP مقداری برابر با O.9 PF را دارا است. می توان گفت که مهمترین پاسخ این گونه مدارها همان پاسخ فرکانسی است، زیرا مقادیر بهره DC، کونه مدارها همان پاسخ فرکانسی است، زیرا مقادیر بهره DC، پیاده مداری این مقادیر با استفاده از روشهای متعددی امکان پذیر می باشد. یکی از کارآمدترین روشها را می توان

طراحی مبتنی بر g_m/I_D دانست. شکل (۲) پیاده سازی در سطح ترانزیستوری برای طرح پیشنهادی تقویت کننده را نشان می دهد. طبق این شکل، طبقه اول با ورودی تفاضلی ($M_{1,}M_{2}$) و بار آینه جریان ($M_{3,}M_{4}$) میباشد. ترانزیستور M_5 نیز نقش تامین جریان طبقه اول را به عهده دارد.

پارامتر مداری مقدار نماد 60e-6 g_{m1} ترارسانايي طبقه اول 185e-6 g_{m2} ترارسانايي طبقه دوم 820e-6 g_{m3} ترارسانايي طبقه سوم ترارسانايي بلوك تفاضلي 100e-6 gmf1, gmf2 5.6e4 مقاومت خروجي طبقه اول r_1 12e4 مقاومت خروجي طبقه دوم r2 مقاومت خروجي طبقه سوم 3.7e4 r_3 مقاومت خروجى تفاضلى 5.6e4 r_{fl} 5.6e4 r_{f2} خازن جبرانسازى 0.9e-12 C_{C}

 C_L

100e-12

خازن بار

جدول (۱): مقادیر عددی و نماد سمبلیک پارامترهای مداری

همچنین طبقه دوم متشکل از ترانزیستورهای M_{6} , M_{7} می, اشد که نقش تقویت توسط M_6 ایفا می شود، در حالی که M_7 نقش بار فعال را دارد. به صورت کاملا مشابه طبقه سوم توسط ترانزیستورهای $M_{8,M9}$ تحقق یافته است. شبکه جبران سازی نیز توسط ترانزیستورهای M_{71} , M_{72} و خازن مبتنی بر ترانزیستور ایجاد شده است. جدول (۲) ابعاد ترانزیستورها را ارائه می دهد. آنچه در مورد ابعاد ترانزیستورها امعیت دارد این است که برای رسیدن به بهره مطلوب، طول ترانزیستورها را چند برابر بزرگتر از مقدار کمینه تکنولوژی در نظر می گیریم. این امر ممکن است به بزرگ شدن عرض ترانزیستور نیز منجر شود، زیرا برای رسیدن به ترارسانایی (gm) یکسان، طول بزرگتر، عرض برازیتیکی شده که برای رسیدن به خازن جبران ساز MoscaP استفاده می شود.

با کاهش طول کانال پدیدههایی از قبیل اثرات کانال کوتاه و پدیدههای کوانتومی ظاهر می شود که در برخی مواقع باعث افت عملکرد مدار می شود. همچنین در دسترس بودن توابع کتابخانهای تکنولوژی و اعتبارسنجی آن از نکات مهم شبیه سازی می باشد، به همین منظور پیاده سازی و شبیه سازی طرح پیشنهادی در تکنولوژی همین منظور پیاده سازی و شبیه سازی طرح تقویت کننده در نرم افزار Cadence و با ابعاد ۲۱۰ ۲۵۰ در شکل (۳) نمایش یافته است که بیانگر کاهش سطح اشغال تراشه می باشد. لازم به ذکر است که پیاده سازی شمای ترانزیستور شکل (۲) در یک تراشه منجر به اضافه شدن خازن به گرههای مدار شده که این امر به همراه پدیده میلر

سبب جابه جا شدن قطب اول به فرکانسهای پایین تر شده و باعث کاهش پهنای باند بهره میشود. همچنین در این شکل ترانزیستور *M*9 به منظور تقارن به روش سایزینگ به سه زوج ترانزیستور تقسیم شده است. شکل (۴) نحوه قرارگیری این خازنهای پارازیتیکی و جدول (۳) مقادیر استخراج شده خازنها از نرمافزار Cadence را نمایش میدهد. *TSMC (*۵)، پاسخ فرکانسی طرح در تکنولوژی *TSMC (*700 م همچنین در شکل (۵)، پاسخ فرکانسی طرح در تکنولوژی *TSMC (*000 م موانه نمایش یافته است. مطابق شکل به روشنی کاهش فرکانس قطب تراشه نمایش یافته است. مطابق شکل به روشنی کاهش فرکانس قطب اول ناشی از خازنهای پارازیتیکی مشخص می باشد که پهنای باند بهره را از *TI.04 به TI.04 ا*0 کاهش داده است. علاوه بر این، با توجه به شکل (۵) ، میزان بهره DC و PM به ترتیب *TI.04 و* ۸۸ درجه و میزان مصرف توان هم از طریق شبیه ساز ۵۴۵ میکرو وات است.



شکل (۲): پیاده سازی در سطح ترانزیستوری برای طرح پیشنهادی تقویتکننده [12]

جدول (۲): ابعاد ترانزیستورهای طرح پیشنهادی تقویتکننده

MOSFET	W(μm)/L(μm)	MOSFET	W(μm)/L(μm)
M ₁ & M ₂ M ₃ & M ₄ M ₅ M ₆ M ₇ M ₉	2.5/1.44 19.8/1.44 10./1.44 28/0.72 83.2/1.44 62./1.44	M_8 $M_{f1} \& M_{f2}$ $M_{f3} \& M_{f4}$ M_{f5} MOSCAP	9/1.44 22/1.8 3.4/0.18 1.55/0.18 7.8/1.44

جدول (۳): مقادیر خازنهای پارازیتیکی ناشی از پیادهسازی طرح

پیشنهادی تقویتکننده روی تراشه

خازن	مقدار	خازن	مقدار
Cp1 Cp2 Cp3 Cp4	1.7x10 ⁻¹⁵ 1.6x10 ⁻¹⁵ 2.1x10 ⁻¹⁵ 4.6x10 ⁻¹⁵	Cp5 Cp6 Cp7 Cp8	4.2x10 ⁻¹⁵ 7.2x10 ⁻¹⁵ 5.3x10 ⁻¹⁵ 7.8x10 ⁻¹⁵

همچنین مکان صفر و قطبهای طرح پیشنهادی و مکان هندسی ریشههای آن در شکل (۶) نمایش داده شده است. به علاوه برای تحقیق پاسخ پله تقویت کننده پیشنهادی شکل (۷) گزارش شده است که شامل هر دو لبه بالا رونده و پایین رونده می باشد. طبق شکل گزارش شده زمان نشست تقویت کننده برابر با 23 ns می باشد. شمای

کلی پاسخ پله بسیار به یک سیستم تک قطبی بدون بالازدگی شبیه است که نشان گر موفقیت آمیز بودن حذف صفر و قطب میباشد.



شکل (۳): جانمایی طرح پیشنهادی تقویت کننده روی تراشه



شکل (۴): شمای خازنهای پارازیتیکی ناشی از پیادهسازی طرح پیشنهادی تقویتکننده روی تراشه



برای تحقیق انحراف پاسخ فرکانسی نسبت به خطاها و عدم انطباق در فرآیند ساخت، تحلیل گوشه در شکل (۸) گزارش شده است. این تحلیل بر مبنای عملکرد تند، کند و عادی ترانزیستور میباشد. از آنجایی که دو نوع NMOS و PMOS در طراحی تقویت کننده پیشنهادی استفاده شده است، پنج وضعیت ممکن رخ میدهد. طبق شکل (۸) تقویت کننده پیشنهادی عملکرد مناسبی در گوشههای مختلف از خود نشان میدهد.





همچنین برای مقایسه طرحهای پیشنهادی با کارهای قبل، از ضرایب شایستگی تعریف شده در مرجع [20] استفاده شده است. رابطـه (۵) اثر GBW را لحاظ میکند، در حالی که رابطه (۶) نقش نرخ چـرخش را پررنگ مینماید. همچنین رابطه (۲) به مقدار خازن جبـرانسازی و رابطه (۸) به مقدار PM وابسته میباشد. ضمن اینکـه بـرای اسـتقلال

ضرایب شایستگی از مقدار عددی منبع تغذیه روابط (۹) و (۱۰) تعریف شدهاند.



$$FOM_{s} = \frac{\omega_{GBW} \times C_{L}}{Power} \left(\frac{Hz \times F}{W}\right) \tag{\Delta}$$

$$FOM_{L} = \frac{SK \times C_{L}}{Power} \left(\frac{1}{V}\right)$$
(7)

$$FOM_{1} = \frac{\omega_{GBW} \times C_{L}^{2}}{Power \times C_{Coor}} \left(\frac{Hz \times F}{W}\right)$$
(Y)

$$FOM_{2} = \frac{\omega_{GBW} \times P.M}{Power} \left(\frac{Hz \times \deg}{W}\right) \tag{A}$$

$$IFoM_{s} = \frac{\omega_{GBW} \times C_{L}}{I_{dd}} \left(\frac{Hz \times F}{A}\right)$$
(9)

$$IFoM_{L} = \frac{SR \times C_{L}}{I_{dd}}$$
(1...)

در جدول ۴، مقایسه کمی پارامترهای تقویت کننده پیشنهادی با کارهای قبل ارائه شده است. مطابق جدول، طرح پیشنهادی در مقایسه با کارهای گذشته بهبود چشمگیری را در پارامترهای مداری به ویژه مساحت اشغالی تراشه، پهنای باند بهره و ضرایب شایستگی نشان میدهد.

۴- نتیجهگیری

در این مقاله، یک تقویت کننده ترارسانایی چهار طبقه با تکنولوژی *IRMM (ا*لئه شده است. طرح پیشنهادی در مقایسه با روش های رایچ، مقدار خازن جبران سازی را به *pF و0. ک*اهش داده است، که منجر به کاهش قابل توجه مساحت تراشه میشود. ضمن اینکه خازن جبران سازی توسط یک MOSFET محقق شده است. پس می توان این تقویت کننده را بدون عنصر غیرفعال در نظر گرفت. این مدار توسط *TSMC 0.18µm CMOS* محقق شده است. پس می توان نرمافزار PSMC و با تکنولوژی SDM محقایی شده است. شبیه سازی و با نرمافزار Cadence روی تراشه جانمایی شده است. که بهبود قابل ملاحظه ای روی پارامترهای مدار مانند بهره، GBW و مشاهده می شود. بنابراین ضرایب شایستگی تعریف شده، مقادیر مناسبی از خود نشان می دهند.

Ifffe

	DC Gain (dB)	Load (pF)	Power (µW)	GBW (MHz)	Compensation Capacitor (pF)	Slew Rate (V/µS)	P.M (°)	FOMs	FOML	IFOMs	IFOML	FOM ₁	FOM ₂	Technology (µm)
NMC [6]	100	100	345	0.22	110	0.25	68.3	0.06	0.07	0.12	0.14	0.054	0.04	0.18*
NMCNR [21]	100	100	345	0.32	78	0.30	70.5	0.09	0.08	0.18	0.17	0.115	0.06	0.18*
DPZC [6]	100	100	345	0.40	49.5	0.39	90.5	0.11	0.11	0.23	0.22	0.222	0.10	0.18
MNMC [6]	90	100	431	0.54	141	0.35	40	0.12	0.08	0.25	0.16	0.085	0.05	0.18
NMCF [6]	102	100	345	0.67	34	0.57	69.6	0.19	0.16	0.38	0.33	0.558	0.13	0.18
NMCFNR [21]	>100	100	345	0.80	28.7	0.63	72.1	0.23	0.18	0.46	0.36	0.801	0.16	0.18
RNMC [22]	>100	120	330	2.50	8	-	50	0.90	-	1.62	-	13.50	0.37	0.18
[23]	>130	500	380	6.66	6	0.9	86	8.76	1.18	15.76	2.12	730	1.51	0.18
[24]	>100	560	12.7	3.49	0.58	0.86	53	153	37	279	68	148583	14.56	0.13*
[25]	>100	500	6.3	1.34	0.87	0.62	52	106	49	167	77	61120	11.06	0.18*
[26]	>100	1500	69	3.46	0.81	1.46	75.5	75	31.73	148	62.57	112826	2.95	0.18*
This Work	120	100	545	16.4	0.9	2.12	88	3.00	0.38	5.41	0.70	334.3	2.64	0.18*

جدول (۴): مقایسه طرح پیشنهادی با کارهای انجام شده دیگران

* اندازه گیری شده (Denotes measurements)

- [8] Hosseini Largani, S. Mehdi, et al. , A new frequency compensation technique for three stages OTA by differential feedback path,, International Journal of Numerical Modelling: Electronic Networks, Devices and Fields, Vol. 28, no. 4, pp. 381-88, July 2015.
- [9] Tam, Wing-Shan, and Chi-Wah Kok. .Design methodology of double nulling resistors nested-Miller compensation of multistage amplifier., Solid State Electronics Letters 1.1 (2019): 15-24.
- [10] Biabanifard, Sadegh, et al. ,Three stages CMOS operational amplifier frequency compensation using a single Miller capacitor and a differential feedback path,, Analog Integrated Circuits and Signal Processing, Vol. 97, no. 2, pp. 195-205, Nov. 2018.
- [11] Zaherfekr M., Biabanifard A., "Improved reversed nested miller frequency compensation technique based on current comparator for three-stage amplifiers." Analog Integrated Circuits and Signal Processing, https://doi.org/10.1007/s10470-019-01405-1, (2019).
- [12] Kuo, Po-Yu, and Sheng-Da Tsai. "An Enhanced Scheme of Multi-Stage Amplifier With High-Speed High-Gain Blocks and Recycling Frequency Cascode Circuitry to Improve Gain-Bandwidth and Slew Rate., IEEE Access 7 (2019): 130820-130829.
- [13] Raj, A., Kumar, K. & Kumar, P. "CMOS realization of OTA based tunable grounded meminductor. " Analog Integr Circ Sig Process 107, 475-482 (2021). https://doi.org/10.1007/s10470-021-01808-z.
- [14] Babazadeh Daryan B., Khalesi H., Ghods V., et al. "Multi stage CMOS amplifier frequency compensation using a single MOSCAP," Analog Integrated Circuits and signal processing, Vol. 103, pp. 237–246, 2020.

مراجع

Journal of Iranian Association of Electrical and Electronics Engineers - Vol.18- No.4 Winter 2021

- [۱] نازنین زهرا یعقوبی کریموی، عباس گلمکانی و رضا یعقوبی کریموی، یک طراحی جدید برای بهبود Slew rate تقویت کنندههای عملیاتی تفاضلی دو طبقه تک سر کم توان" مجله مهندسی برق و الکترونیک ایران – جلد ۱۴ شماره ۲، ۱۳۹۶.
- [۲] ابوالفضل بیجاری، مهدی شیخی، " تقویت کننده کمنویز فرا پهن باند جديد با قابليت كنترل بهره بهصورت پيوسته"، مجله مهندسي برق و الكترونيك ايران – جلد ١۶ شماره ٢، ١٣٩٨.
- [3] G. Palumbo and S. Pennisi, (2002), Feedback Amplifiers: Theory and Design., Boston, MA: Kluwer.
- [4] Akbari, Meysam, et al., High performance folded cascode OTA using positive feedback and recycling structure., Analog Integrated Circuits and Signal Processing 82.1 (2015): 217-227.
- Kanyal, G., Kumar, P., Paul, S. K., & Kumar, A. "OTA [5] based high frequency tunable resistorless grounded and floating memristor emulators" AEU-International Journal of Electronics and Communications, 92, 124-145. (2018). https://doi.org/10.1016.
- [6] Grasso AD, Palumbo G, Pennisi S. ,Analytical comparison of frequency compensation techniques in three-stage amplifiers., International Journal of Circuit Theory and Applications. 2008;36(1):53-80.
- Zaherfekr, Mehdi, and Ali Biabanifard. ,Improved [7] reversed nested miller frequency compensation technique based on current comparator for three-stage amplifiers., Analog Integrated Circuits and Signal Processing 98.3 (2019): 633-642.

جله انجمن مهندسی برق و الکترونیک ایران- دوره هجدهم- شماره چهارم- زمستان ۱۴۰۰- صفحه ۱-۷

- [15] Peng X, Sansen W. ,AC boosting compensation scheme for low power multistage amplifiers., IEEE Journal of Solid State Circuits. 2004;39(11):2074- 2079.
- [16] Lee, Hoi, and Philip KT Mok. ,Active-feedback frequency-compensation technique for low-power multistage amplifiers., IEEE Journal of Solid-State Circuits 38.3 (2003): 511-520.
- [17] Chaharmahali, Iman, et al. ,A New Method Modifying Single Miller Feedforward Frequency Compensation to Drive Large Capacitive Loads: Putting an Attenuator in the Path., Analog Integrated Circuits and Signal Processing 93.1 (2017): 61-70.
- [18] Asiyabi, Tayebeh, et al. ,Four stage OTA CMOS frequency compensation based on double differential feedback paths., Analog Integrated Circuits and Signal Processing 101.1 (2019): 155-168.
- [19] Biabanifard, Sadegh, et al. ,Multi stage OTA design: From matrix description to circuit realization., Microelectronics journal 77 (2018): 49-65.
- [20] Babazadeh Daryan, B., Khalesi, H., Ghods, V. et al. , Four-Stage CMOS Amplifier: Frequency Compensated using Differential Block,. IET Circuits, Devices & Systems (2020). DOI: 10.1049/iet-cds.2019.0517.
- [21] Grasso, Alfio Dario, et al. ,Improved reversed nested Miller frequency compensation technique with voltage buffer and resistor., IEEE Transactions on Circuits and Systems II: Express Briefs 54.5 (2007): 382-386.
- [22] Biabanifard, Sadegh, et al. ,High performance reversed nested Miller frequency compensation., Analog Integrated Circuits and Signal Processing 85.1 (2015): 223-233.
- [23] Asiyabi, Tayebeh, and Jafar Torfifard. ,Differential block frequency compensation for low-power multistage amplifiers., International Journal of Numerical Modelling: Electronic Networks, Devices and Fields 32.2 (2019): e2517.
- [24] Tan, Min, and Wing-Hung Ki. ,A cascode Millercompensated three-stage amplifier with local impedance attenuation for optimized complex-pole control., IEEE Journal of Solid-State Circuits 50.2 (2014): 440-449
- [25] Qu, Wanyuan, et al. ,17.3 A 0.9 V 6.3 μW multistage amplifier driving 500pF capacitive load with 1.34 MHz GBW., 2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC). IEEE, 2014.
- [26] Qu, Wanyuan, et al. ,Design-oriented analysis for miller compensation and its application to multistage amplifier design., IEEE Journal of Solid-State Circuits 52.2 (2016): 517-527.

مجله انجمن مهندسی برق و الکترونیک ایران- دوره هجدهم- شماره چهارم- زمستان ۱۴۰۰- صفحه ۱-۷ 🚔