Abedi M, Yavand Hasani J. A Dual-Loop PLL Based on Aperture-Phase Detection, with Short Locking Time, Low Power, and Low Spur . Journal of Iranian Association of Electrical and Electronics Engineers 2017; 14 (2) :87-96
URL:
http://jiaeee.com/article-1-391-fa.html
عابدی مصطفی، یاوند حسنی جواد. طراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجرهای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین. نشریه مهندسی برق و الکترونیک ایران. 1396; 14 (2) :87-96
URL: http://jiaeee.com/article-1-391-fa.html
- دانشکده مهندسی برق- دانشگاه علم و صنعت ایران- تهران- ایران
چکیده: (5303 مشاهده)
در این مقاله حلقه قفل فاز دو حلقهای با سرعت قفل بالا، توان مصرفی پایین و اسپور مرجع پایین ارائه شده است. فرکانس خروجی مدار طراحی شده 3.2 GHz و فرکانس مرجع 50 MHz میباشد و مناسب برای کاربرد وایمکس میباشد. در این طراحی پس از قفل نهایی قسمتی از مدار تاثیری در عملکرد مدار نداشته و میتوان آنها را غیرفعال کرد، لذا توان مصرفی بسیار پایین میباشد. روش آشکارسازی فاز، آشکارسازی پنچرهای است. ساختار پمپ بار پیشنهادی به گونهای میباشد که سبب کاهش اسپور مرجع میشود. همچنین از یک ساختار جدید حلقه قفل فرکانس، جهت کاهش زمان قفل حلقه استفاده شده است.
شبیهسازی مدار پیشنهادی با استفاده از بسته طراحی تکنولوژی 0.18 µm CMOS-RF انجام شده است. در ساختار پیشنهادی اسپور مرجع برابر با -74dBc ، زمان قفل 1.9 µs و توان مصرفی 4.15 mw حاصل شده است.
نوع مقاله:
پژوهشي |
موضوع مقاله:
الکترونیک دریافت: 1396/6/13 | پذیرش: 1396/6/13 | انتشار: 1396/6/13