[صفحه اصلی ]   [Archive] [ English ]  
:: صفحه اصلي :: درباره نشريه :: آخرين شماره :: تمام شماره‌ها :: جستجو :: ثبت نام :: ارسال مقاله :: تماس با ما ::
:: دوره 14، شماره 2 - ( مجله مهندسی برق و الکترونیک ایران - جلد 14 شماره 2 1396 ) ::
جلد 14 شماره 2 صفحات 87-96 برگشت به فهرست نسخه ها
طراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجره‌ای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین
آقای مصطفی عابدی ، دکتر جواد یاوند حسنی
- دانشکده مهندسی برق- دانشگاه علم و صنعت ایران- تهران- ایران
چکیده:   (197 مشاهده)
در این مقاله حلقه قفل فاز دو حلقه­ای با سرعت قفل بالا، توان مصرفی پایین و اسپور مرجع پایین ارائه شده است. فرکانس خروجی مدار طراحی شده 3.2 GHz و فرکانس مرجع 50 MHz می­باشد و مناسب برای کاربرد وایمکس می­باشد. در این طراحی پس از قفل نهایی قسمتی از مدار تاثیری در عملکرد مدار نداشته و می­توان آنها را غیرفعال کرد، لذا توان مصرفی بسیار پایین می­باشد. روش آشکارسازی فاز، آشکارسازی پنچره­ای است. ساختار پمپ بار پیشنهادی به گونه­ای می­باشد که سبب کاهش اسپور مرجع می­شود. همچنین از یک ساختار جدید حلقه قفل فرکانس، جهت کاهش زمان قفل حلقه استفاده شده است.
شبیه­سازی مدار پیشنهادی با استفاده از بسته طراحی تکنولوژی
0.18 µm CMOS-RF انجام شده است. در ساختار پیشنهادی اسپور مرجع برابر با -74dBc ، زمان قفل 1.9 µs و توان مصرفی 4.15 mw حاصل شده است.
واژه‌های کلیدی: حلقه قفل فاز، سرعت قفل حلقه، اسپور مرجع، آشکارساز فاز پنجره‌ای، پمپ بار، تقسیم کننده فرکانس، نوسان‌ساز کنترل شونده با ولتاژ
متن کامل [PDF 928 kb]   (92 دریافت)    
نوع مقاله: پژوهشي | موضوع مقاله: الکترونیک
دریافت: ۱۳۹۶/۶/۱۳ | پذیرش: ۱۳۹۶/۶/۱۳ | انتشار: ۱۳۹۶/۶/۱۳
ارسال پیام به نویسنده مسئول

ارسال نظر درباره این مقاله
نام کاربری یا پست الکترونیک شما:

کد امنیتی را در کادر بنویسید >



XML   English Abstract   Print


Download citation:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:

Abedi M, Yavand Hasani J. A Dual-Loop PLL Based on Aperture-Phase Detection, with Short Locking Time, Low Power, and Low Spur . Journal of Iranian Association of Electrical and Electronics Engineers. 2017; 14 (2) :87-96
URL: http://jiaeee.com/article-1-391-fa.html
عابدی مصطفی، یاوند حسنی جواد. طراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجره‌ای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین. مجله مهندسی برق و الکترونیک ایران. 1396; 14 (2) :87-96

URL: http://jiaeee.com/article-1-391-fa.html

دوره 14، شماره 2 - ( مجله مهندسی برق و الکترونیک ایران - جلد 14 شماره 2 1396 ) برگشت به فهرست نسخه ها
نشریه مهندسی برق و الکترونیک ایران Journal of Iranian Association of Electrical and Electronics Engineers
Persian site map - English site map - Created in 0.048 seconds with 794 queries by yektaweb 3531