دوره 22، شماره 1 - ( مجله مهندسی برق و الکترونیک ایران - جلد 22 شماره 1 1404 )
جلد 22 شماره 1 صفحات 55-49 |
برگشت به فهرست نسخه ها
Download citation:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:
Dadkhah A, Daghighi A, Hatami V, Mohammadi E. Effect of Source/Drain Implantation on Channel Resistance in DI SOD MOSFET. Journal of Iranian Association of Electrical and Electronics Engineers 2025; 22 (1) :49-55
URL: http://jiaeee.com/article-1-1700-fa.html
URL: http://jiaeee.com/article-1-1700-fa.html
دادخواه افشین، دقیقی آرش، حاتمی وحید، محمدی عرفان. بررسی اثر کاشت سورس - درین بر مقاومت کانال در ترانزیستور سیلیکون روی الماس با عایق دولایه. نشریه مهندسی برق و الکترونیک ایران. 1404; 22 (1) :49-55
دانشکده فنی و مهندسی - دانشگاه شهرکرد
چکیده: (821 مشاهده)
در این مقاله، به بررسی و شبیه‌سازی جامع مقاومت سورس و درین (Rsd) در ترانزیستورهای سیلیکون روی الماس با عایق دولایه (DI-SOI) با کانال 22 نانومتر پرداخته می‌شود. برای اولین بار، اثر ناحیه کاشت یونی با ابعاد مختلف (حالت صفر و حالت کمینه) بر مقاومت سورس و درین به طور کامل بررسی و شبیه‌سازی شده است. نتایج شبیه‌سازی نشان می‌دهد که مقاومت سورس و درین به طور قابل توجهی تحت تأثیر ابعاد و نوع ناحیه کاشت یونی قرار می‌گیرد. بهینه‌سازی ابعاد و نوع ناحیه یونی می‌تواند این مقاومت را تا 5 برابر کاهش دهد. این مطالعه نشان می‌دهد که استفاده از ناحیه یونی با ابعاد و نوع مناسب می‌تواند به طور قابل توجهی مقاومت سورس و درین را در ترانزیستورهای سیلیکون روی الماس با عایق دولایه با کانال 22 نانومتر کاهش دهد. این امر می‌تواند به بهبود عملکرد و کارایی این ترانزیستورها در کاربردهای مختلف الکترونیکی منجر شود.
واژه‌های کلیدی: سیلیکون روی عایق، سیلیکون روی الماس، سیلیکون روی الماس با عایق دولایه، مقاومت سورس و درین، مقاومت کانال، ماسفت
چکیده مبسوط [PDF 188 KB] (9 دریافت)
فهرست منابع
1. Ahopelto, J., et al., NanoElectronics roadmap for Europe: From nanodevices and innovative materials to system integration. Solid-State Electronics, 2019. 155: p. 7-19. [DOI:10.1016/j.sse.2019.03.014]
2. Carter, R., et al. 22nm FD SOI technology for emerging mobile, Internet-of-Things, and RF applications. in 2016 IEEE International Electron Devices Meeting (IEDM). 2016. IEEE.
3. Goswami., R. and R. Saha, Contemporary Trends in Semiconductor Devices. 2022: Springer. [DOI:10.1007/978-981-16-9124-9]
4. Mazellier, J.-P., et al. First demonstration of heat dissipation improvement in CMOS technology using Silicon-On-Diamond (SOD) substrates. in 2009 IEEE International SOI Conference. 2009. IEEE. [DOI:10.1109/SOI.2009.5318735]
5. Zhu, W., G. Zheng, S. Cao, and H. He, Thermal conductivity of amorphous SiO2 thin film: A molecular dynamics study. Scientific reports, 2018. 8(1): p. 10537. [DOI:10.1038/s41598-018-28925-6]
6. Makovejev, S., et al., Comparison of self-heating and its effect on analogue performance in 28 nm bulk and FDSOI. Solid-State Electronics, 2016. 115: p. 219-224. [DOI:10.1016/j.sse.2015.08.022]
7. Halder, A., et al., Heat sink implementation in back-end of line for self-heating reduction in 22 nm FDSOI MOSFETs. Solid-State Electronics, 2021. 184: p. 108088. [DOI:10.1016/j.sse.2021.108088]
8. Rabarot, M., et al., Silicon-On-Diamond layer integration by wafer bonding technology. Diamond and related materials, 2010. 19(7-9): p. 796-805. [DOI:10.1016/j.diamond.2010.01.049]
9. Raleva, K., D. Vasileska, and S.M. Goodnick, Is SOD technology the solution to heating problems in SOI devices', IEEE Electron Device Letters, 2008. 29(6): p. 621-624. [DOI:10.1109/LED.2008.920756]
10. Dadkhah A. and A. Daghighi, A Novel Capacitance Model to Compute Front- and Back-Gate Threshold Voltage of Double Insulating Silicon-on-Diamond MOSFET, Journal of Iranian Association of Electrical and Electronics Engineers, 2024. 21 (1) : pp. 39-45. [DOI:10.61186/jiaeee.21.1.39]
11. Daghighi, A., A novel structure to improve DIBL in fully-depleted silicon-on-diamond substrate. Diamond and related materials, 2013. 40: p. 51-55. [DOI:10.1016/j.diamond.2013.10.010]
12. Daghighi, A., Double insulating silicon on diamond device. 2015, Google Patents.
13. Daghighi, A. and A. Dadkhah, A capacitance model for threshold voltage computation of double-insulating fully-depleted silicon-on-diamond MOSFET. The European Physical Journal Plus, 2023. 138(12): p. 1-10. [DOI:10.1140/epjp/s13360-023-04758-9]
14. Tasker, P.J. and B. Hughes, Importance of source and drain resistance to the maximum f/sub T/of millimeter-wave MODFETs. IEEE Electron Device Letters, 1989. 10(7): p. 291-293. [DOI:10.1109/55.29656]
15. Hoseini, Z. and A. Daghighi, Investigation and simulation of the effect of substrate doping on the switching delay of 22 nm Double-
ارسال پیام به نویسنده مسئول
| بازنشر اطلاعات | |
 |
این مقاله تحت شرایط Creative Commons Attribution-NonCommercial 4.0 International License (CC BY NC 4.0) قابل بازنشر است. |
