دوره 16، شماره 2 - ( مجله مهندسی برق و الکترونیک ایران - جلد 16 شماره 2 1398 )                   جلد 16 شماره 2 صفحات 101-112 | برگشت به فهرست نسخه ها

XML English Abstract Print


Download citation:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:

Tiznobeyk M, Farshidi E. Decrease in Hardware Consumption and Quantization Noise of Digital Delta-Sigma Modulators and Implementation by VHDL. Journal of Iranian Association of Electrical and Electronics Engineers. 2019; 16 (2) :101-112
URL: http://jiaeee.com/article-1-937-fa.html
تیزنوبیک مهدی، فرشیدی ابراهیم. کاهش سخت‌افزار و توان نویز کوانتیزه در مدولاتورهای دلتا-سیگمای دیجیتال و پیاده سازی توسط زبان توصیف سخت‌افزار VHDL. مجله مهندسی برق و الکترونیک ایران. 1398; 16 (2) :101-112

URL: http://jiaeee.com/article-1-937-fa.html


گروه برق - دانشکده مهندسی - دانشگاه شهید چمران اهواز - اهواز- ایران
چکیده:   (198 مشاهده)
DOR: 98.1000/1735-7152.1398.16.101.0.2.1603.76

در این مقاله یک ساختار جدید برای مدولاتور دلتا-سیگمای دیجیتال پیشنهاد شده است، که علاوه­بر کاهش سخت‌افزار مبتنی بر روش تودرتو، سطح توان نویز کوانتیزه خروجی و شاخک­های موجود در آن نسبت به معماری­های قبلی کاهش یافته است. به­منظور کاهش تاخیر مدار، توان مصرفی و افزایش فرکانس بیشینه از جمع­کننده­های پایپ­لاین و پرش رقم ­نقلی استفاده شده است. شبیه­سازی ساختار پیشنهادی نشان می­دهد که نویز کوانتیزهdB 15 نسبت ­به معماری مرسوم کاهش می یابد. همچنین نتایج پیاده­سازی دیجیتال کاهش 20% سخت­افزار، 15% توان مصرفی و افزایش 3 برابری فرکانس کاری بیشینه را گزارش می­دهد.
متن کامل [PDF 1304 kb]   (68 دریافت)    
نوع مقاله: پژوهشي | موضوع مقاله: الکترونیک
دریافت: ۱۳۹۸/۴/۱۱ | پذیرش: ۱۳۹۸/۴/۱۱ | انتشار: ۱۳۹۸/۴/۱۱

ارسال نظر درباره این مقاله : نام کاربری یا پست الکترونیک شما:
CAPTCHA

ارسال پیام به نویسنده مسئول


کلیه حقوق این وب سایت متعلق به نشریه مهندسی برق و الکترونیک ایران می باشد.

طراحی و برنامه نویسی : یکتاوب افزار شرق

© 2019 All Rights Reserved | Journal of Iranian Association of Electrical and Electronics Engineers

Designed & Developed by : Yektaweb