دوره 17، شماره 3 - ( مجله مهندسی برق و الکترونیک ایران - جلد 17 شماره 3 1399 )                   جلد 17 شماره 3 صفحات 10-1 | برگشت به فهرست نسخه ها

XML English Abstract Print


Download citation:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:

Ahmadzadeh H, Aghaei S, Shafiee M. Offset-Free Control of Time-Delay Linear Discrete Systems Subject to Input and State Constraints: Reference Input Management Approach. Journal of Iranian Association of Electrical and Electronics Engineers 2020; 17 (3) :1-10
URL: http://jiaeee.com/article-1-913-fa.html
احمدزاده حمیدرضا، آقایی شهرام، شفیعی مسعود. کنترل بدون افست سیستم‌های گسسته خطی تأخیردار زمانی با لحاظ محدودیت‌های ورودی و حالت: رویکرد مدیریت ورودی مرجع. نشریه مهندسی برق و الکترونیک ایران. 1399; 17 (3) :1-10

URL: http://jiaeee.com/article-1-913-fa.html


دانشکده مهندسی برق- دانشگاه یزد
چکیده:   (7064 مشاهده)
در این مقاله،  یک راهبرد کنترلی جدید برای ردیابی بدون افست سیستم­های تأخیردار زمانی دارای محدودیت ورودی و حالت با به کارگیری رویکرد مدیریت ورودی مرجع ارائه می­شود. راهبرد ارائه شده شامل دو حلقه­ی کنترلی داخلی و نظارتی است.  ابتدا، مدل افزوده­شده­ی متناظر با سیستم گسسته-زمان تأخیردار پیشنهاد شده و ضمن استخراج شرایط کنترل پذیری مدل افزوده‌شده، شرایط لازم و کافی برای ردیابی بدون افست در سیستم­های دارای تأخیر زمانی بیان می­شود. در ادامه، بر اساس مدل افزوده‌شده و با صرف نظر کردن از محدودیت­های موجود، کنترل­کننده­ای مناسب به منظور تشکیل حلقه‌ی داخلی پیشنهاد می­شود. کنترل‌کننده‌ی پیشنهادی به نحوی تعیین می­شود که نخست، تضمین­­کننده­ی ردیابی بدون افست ورودی­های مرجع مجاز سیستم باشد و دوم، مدل حلقه­­بسته­ی حاصل شرایط لازم برای به کارگیری گاورنر مرجع را دارا باشد. حلقه­ی کنترل نظارتی با افزودن بلوک گاورنر مرجع به سیستم حلقه­­بسته (حلقه داخلی)­ تشکیل می­شود. گاورنر مرجع یا همان بخش نظارتی مدیریت‌کننده ورودی مرجع  مبتنی بر ساختار سیستم حلقه­بسته و محدودیت­های موجود، با به کارگیری مجموعه­ی حداکثری مجاز خروجی محاسبه­شده، به نحوی به مدیریت ورودی مرجع می­پردازد که ارضای محدودیت­ها در فرآیند کنترلی برای سیستم تاخیردار، به صورت فعال تضمین شود. در انتها، برای ارزیابی عملکرد، نتایج شبیه‌سازی راهبرد پیشنهادی بر روی یک سیستم نمونه تأخیردار ارائه می‌شود.
متن کامل [PDF 848 kb]   (1264 دریافت)    
نوع مقاله: پژوهشي | موضوع مقاله: کنترل
دریافت: 1398/3/15 | پذیرش: 1398/10/6 | انتشار: 1399/7/7

ارسال نظر درباره این مقاله : نام کاربری یا پست الکترونیک شما:
CAPTCHA

ارسال پیام به نویسنده مسئول


بازنشر اطلاعات
Creative Commons License این مقاله تحت شرایط Creative Commons Attribution-NonCommercial 4.0 International License (CC BY NC 4.0) قابل بازنشر است.

کلیه حقوق این وب سایت متعلق به نشریه مهندسی برق و الکترونیک ایران می باشد.

طراحی و برنامه نویسی : یکتاوب افزار شرق

© 2024 CC BY-NC 4.0 | Journal of Iranian Association of Electrical and Electronics Engineers

Designed & Developed by : Yektaweb