Seyedzadeh Sany B, Ebrahimi B. Ultra-low-power FinFET-based 5T GC-eDRAM with High Retention Time in sub-22 nm. Journal of Iranian Association of Electrical and Electronics Engineers 2022; 19 (2) :89-100
URL:
http://jiaeee.com/article-1-1256-fa.html
سیدزاده ثانی بهاره، ابراهیمی بهزاد. حافظۀ دسترسی تصادفی پویای جاسازی شده بر مبنای سلول بهره 5 ترانزیستوری، بهصورت کمتوان و با زمان نگهداری بالا در فناوریهای فینفت کمتر از 22 نانومتر. نشریه مهندسی برق و الکترونیک ایران. 1401; 19 (2) :89-100
URL: http://jiaeee.com/article-1-1256-fa.html
دانشکده مکانیک، برق و کامپیوتر- دانشگاه آزاد اسلامی واحد علوم و تحقیقات
چکیده: (1159 مشاهده)
در این مقاله، یک سلول GC-eDRAM 5 ترانزیستوری در فناوری فینفت ارائه میگردد. این حافظه، با بهکارگیری هر دو نوع ترانزیستورهای نوع p و نوع n برای حذف اثر کوپلاژ خازنی، استفاده ترکیبی از ولتاژهای آستانه و نیز بهرهگیری از اثر پشته جهت بهبود مصرف توان ایستا، طراحی شده است. به منظور دستیابی به زمان نگهداری بالا، از ترانزیستورهای کمتوان در مسیر خرابی داده به صورت سری استفاده شده تا جریان نشتی عبوری از این مسیر به دلیل اثر پشته، کاهش یافته و مصرف توان ایستا کم شود. در نتیجه خرابی کندترِ دادههای یک و صفر، زمان نگهداری داده بهبود یافته و بنابراین فرکانس نوسازی، توان نوسازی و توان نگهداری کاهش خواهد یافت. سلول پیشنهادی دارای ساختار نوین بوده و دارای بالاترین زمان نگهداری داده و کمترین توان ایستا و توان نگهداری در بین ساختارهای GC-eDRAM مشابه است؛ از این رو همزمان در طبقهبندیهای فوق توان پایین و پرسرعت قرار دارد. سلول پیشنهادی در تمام ابعاد کمتر از 22 نانومتر و با استفاده از نرمافزار HSPICE شبیهسازی شده است و در گرۀ فناوری 20 نانومتر، نسبت به سلول 4 ترانزیستوری، در فناوری 28 نانومتر FD-SOI، 195برابر زمان نگهداری، 80% کاهش مصرف توان ایستا و 48% کاهش مساحت را نشان میدهد.
نوع مقاله:
پژوهشي |
موضوع مقاله:
الکترونیک دریافت: 1399/10/30 | پذیرش: 1400/2/30 | انتشار: 1401/4/3