مجله مهندسی برق و الکترونیک ایران - جلد 17 شماره 4                   برگشت به فهرست مقالات | برگشت به فهرست نسخه ها

XML English Abstract Print


دانشگاه شهید بهشتی
چکیده:   (211 مشاهده)
چکیده با پیشرفت تکنولوژی و کوچک شدن اندازه­ی ترانزیستورها به ویژه در تکنولوژی­های کمتر از 90 نانومتر، یکی از بزرگترین مشکلات مدارهای CMOS متعارف مصرف توان ایستای بالا به خاطر افزایش نمایی جریان نشتی ترانزیستور­ها است. افزاره­های spintronic از جمله پیوند تونل مغناطیسی ((magnetic tunnel junction MTJ  به علت مصرف توان ایستای پایین, غیرفرار بودن, سازگاری با ترانزیستورهای CMOS و امکان ساخت در چگالی­های بالا یکی از گزینه­های جایگزین برای طراحی مدار­های ترکیبی MTJ/CMOS هستند. در سال­های اخیر چندین حافظه مغناطیسی با استفاده از  MTJ طراحی و ارائه شده است. این حافظه ­ها از مشکلاتی مانند مصرف توان بالا و سرعت پایین رنج می­برند. در این مقاله روش نوشتن جدیدی برای کاهش توان پویای مصرفی مدار و اصلاحاتی برای کاهش توان ایستا در مدار مورد استفاده برای نوشتن در MTJ ها ارایه شده است. نتایج شبیه‌سازی­ها نشان می‌دهد که حافظه پیشنهادی نسبت به حافظه­ های پیشین تا 97 درصد توان ایستا و تا 71 درصد توان پویای کمتری مصرف می­کند.
     
نوع مقاله: پژوهشي | موضوع مقاله: الکترونیک
دریافت: 1397/9/1 | پذیرش: 1398/7/14

ارسال نظر درباره این مقاله : نام کاربری یا پست الکترونیک شما:
CAPTCHA

ارسال پیام به نویسنده مسئول


کلیه حقوق این وب سایت متعلق به نشریه مهندسی برق و الکترونیک ایران می باشد.

طراحی و برنامه نویسی : یکتاوب افزار شرق

© 2020 All Rights Reserved | Journal of Iranian Association of Electrical and Electronics Engineers

Designed & Developed by : Yektaweb