دوره 18، شماره 1 - ( مجله مهندسی برق و الکترونیک ایران - جلد 18 شماره 1 1400 )
جلد 18 شماره 1 صفحات 58-51 |
برگشت به فهرست نسخه ها
Download citation:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:
Hassanzadeh A, Ghasabi Mobarak Abadi S. Design of a Low Power Magnetic Memory in the Presence of Process Variations. Journal of Iranian Association of Electrical and Electronics Engineers 2021; 18 (1) :51-58
URL: http://jiaeee.com/article-1-733-fa.html
URL: http://jiaeee.com/article-1-733-fa.html
حسن زاده علیرضا، قصابی سهیلا. طراحی حافظه مغناطیسی توان پایین در حضور تغییرات فرایند ساخت. نشریه مهندسی برق و الکترونیک ایران. 1400; 18 (1) :51-58
دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران
چکیده: (2350 مشاهده)
چکیده – با پیشرفت تکنولوژی و کوچک شدن اندازهی ترانزیستورها به ویژه در تکنولوژیهای کمتر از 90 نانومتر، یکی از بزرگترین مشکلات مدارهای CMOS متعارف مصرف توان ایستای بالا به خاطر افزایش نمایی جریان نشتی ترانزیستورها است. افزارههای spintronic از جمله پیوند تونل مغناطیسی ((magnetic tunnel junction MTJ به علت مصرف توان ایستای پایین, غیرفرار بودن, سازگاری با ترانزیستورهای CMOS و امکان ساخت در چگالیهای بالا یکی از گزینههای جایگزین برای طراحی مدارهای ترکیبی MTJ/CMOS هستند. در سالهای اخیر چندین حافظه مغناطیسی با استفاده از MTJ طراحی و ارائه شده است. این حافظه ها از مشکلاتی مانند مصرف توان بالا و سرعت پایین رنج میبرند. در این مقاله روش نوشتن جدیدی برای کاهش توان پویای مصرفی مدار و اصلاحاتی برای کاهش توان ایستا در مدار مورد استفاده برای نوشتن در MTJ ها ارایه شده است. نتایج شبیه‌سازیها نشان می‌دهد که حافظه پیشنهادی نسبت به حافظه های پیشین تا 97 درصد توان ایستا و تا 71 درصد توان پویای کمتری مصرف میکند.
ارسال پیام به نویسنده مسئول
| بازنشر اطلاعات | |
 |
این مقاله تحت شرایط Creative Commons Attribution-NonCommercial 4.0 International License (CC BY NC 4.0) قابل بازنشر است. |
