مجله مهندسی برق و الکترونیک ایران - جلد 17 شماره 4                   برگشت به فهرست مقالات | برگشت به فهرست نسخه ها

XML English Abstract Print


دانشگاه آزاد اسلامی واحد خوی
چکیده:   (104 مشاهده)
در این مقاله هدف طراحی یک واحد حساب و منطق 64×64 بیتی با توان، تأخیر پایین و سرعت بالا می باشد. واحد حساب و منطق عملیات محاسباتی نظیر جمع و ضرب را انجام می دهد. جمع کننده ها نقش مهمی در واحد حساب و منطق دارند. برای طراحی جمع کننده، از ترکیب جمع کننده های انتخاب کننده ی نقلی و جمع کننده پیش بینی کننده نقلی و همچنین از مدار "جمع کننده با یک" برای دستیابی به سرعت بالا و سخت افزار کم استفاده شده است. در طراحی ضرب کننده از الگوریتم بوث و از ساختار والاس استفاده شده است. ضرب کننده ارائه شده بر اساس تکنیک خط لوله می باشد. در ساختار والاس از کمپرسورها برای فشرده سازی حاصلضرب های جزئی استفاده شده است. استفاده از الگوریتم بوث برای تولید حاصلضرب های جزئی، منجر به بهبود سرعت ضرب کننده شده است. تأخیر و توان مصرفی بدست آمده برای جمع کننده  64 بیتی در ولتاژ تغذیه 3.1 ولت و فرکانس 2 گیگا هرتز به ترتیب برابر 112 پیکو ثانیه و 12 میلی وات و برای ضرب کننده، تأخیر برابر با 291 پیکوثانیه و توان 950 میلی وات می باشد. ساختارهای ارائه شده با استفاده از تکنولوژی CMOS 130nm پیاده سازی شده اند.
     
نوع مقاله: پژوهشي | موضوع مقاله: الکترونیک
دریافت: 1397/3/7 | پذیرش: 1398/4/26

ارسال نظر درباره این مقاله : نام کاربری یا پست الکترونیک شما:
CAPTCHA

ارسال پیام به نویسنده مسئول


کلیه حقوق این وب سایت متعلق به نشریه مهندسی برق و الکترونیک ایران می باشد.

طراحی و برنامه نویسی : یکتاوب افزار شرق

© 2020 All Rights Reserved | Journal of Iranian Association of Electrical and Electronics Engineers

Designed & Developed by : Yektaweb