<?xml version="1.0" encoding="utf-8"?>
<journal>
<title>Journal of Iranian Association of Electrical and Electronics Engineers</title>
<title_fa>نشریه مهندسی برق و الکترونیک ایران</title_fa>
<short_title>Journal of Iranian Association of Electrical and Electronics Engineers</short_title>
<subject>Engineering &amp; Technology</subject>
<web_url>http://jiaeee.com</web_url>
<journal_hbi_system_id>1</journal_hbi_system_id>
<journal_hbi_system_user>admin</journal_hbi_system_user>
<journal_id_issn>2676-5810</journal_id_issn>
<journal_id_issn_online>2676-6086</journal_id_issn_online>
<journal_id_pii>8</journal_id_pii>
<journal_id_doi>10.61882/jiaeee</journal_id_doi>
<journal_id_iranmedex></journal_id_iranmedex>
<journal_id_magiran></journal_id_magiran>
<journal_id_sid>14</journal_id_sid>
<journal_id_nlai>8888</journal_id_nlai>
<journal_id_science>13</journal_id_science>
<language>fa</language>
<pubdate>
	<type>jalali</type>
	<year>1399</year>
	<month>6</month>
	<day>1</day>
</pubdate>
<pubdate>
	<type>gregorian</type>
	<year>2020</year>
	<month>9</month>
	<day>1</day>
</pubdate>
<volume>17</volume>
<number>3</number>
<publish_type>online</publish_type>
<publish_edition>1</publish_edition>
<article_type>fulltext</article_type>
<articleset>
	<article>


	<language>fa</language>
	<article_id_doi></article_id_doi>
	<title_fa>کنترل بدون افست سیستم‌های گسسته خطی تأخیردار زمانی با لحاظ محدودیت‌های ورودی و حالت: رویکرد مدیریت ورودی مرجع</title_fa>
	<title>Offset-Free Control of Time-Delay Linear Discrete Systems Subject to Input and State Constraints: Reference Input Management Approach</title>
	<subject_fa>کنترل</subject_fa>
	<subject>Control</subject>
	<content_type_fa>پژوهشي</content_type_fa>
	<content_type>Research</content_type>
	<abstract_fa>&lt;strong&gt;&lt;span dir=&quot;RTL&quot;&gt;در این مقاله،&amp;nbsp; یک راهبرد کنترلی جدید برای ردیابی بدون افست سیستم&amp;shy;های تأخیردار زمانی دارای محدودیت ورودی و حالت با به کارگیری رویکرد مدیریت ورودی مرجع ارائه می&amp;shy;شود. راهبرد ارائه شده شامل دو حلقه&amp;shy;ی کنترلی داخلی و نظارتی است.&amp;nbsp; ابتدا، مدل افزوده&amp;shy;شده&amp;shy;ی متناظر با سیستم گسسته-زمان تأخیردار پیشنهاد شده و ضمن استخراج شرایط کنترل پذیری مدل افزوده&#8204;شده، شرایط لازم و کافی برای ردیابی بدون افست در سیستم&amp;shy;های دارای تأخیر زمانی بیان می&amp;shy;شود. در ادامه، بر اساس مدل افزوده&#8204;شده و با صرف نظر کردن از محدودیت&amp;shy;های موجود، کنترل&amp;shy;کننده&amp;shy;ای مناسب به منظور تشکیل حلقه&#8204;ی داخلی پیشنهاد می&amp;shy;شود. کنترل&#8204;کننده&#8204;ی پیشنهادی به نحوی تعیین می&amp;shy;شود که نخست، تضمین&amp;shy;&amp;shy;کننده&amp;shy;ی ردیابی بدون افست ورودی&amp;shy;های مرجع مجاز سیستم باشد و دوم، مدل حلقه&amp;shy;&amp;shy;بسته&amp;shy;ی حاصل شرایط لازم برای به کارگیری گاورنر مرجع را دارا باشد. حلقه&amp;shy;ی کنترل نظارتی با افزودن بلوک گاورنر مرجع به سیستم حلقه&amp;shy;&amp;shy;بسته (حلقه داخلی)&amp;shy; تشکیل می&amp;shy;شود. گاورنر مرجع یا همان بخش نظارتی مدیریت&#8204;کننده ورودی مرجع&amp;nbsp; مبتنی بر ساختار سیستم حلقه&amp;shy;بسته و محدودیت&amp;shy;های موجود، با به کارگیری مجموعه&amp;shy;ی حداکثری مجاز خروجی محاسبه&amp;shy;شده، به نحوی به مدیریت ورودی مرجع می&amp;shy;پردازد که ارضای محدودیت&amp;shy;ها در فرآیند کنترلی برای سیستم تاخیردار، به صورت فعال تضمین شود. در انتها، برای ارزیابی عملکرد، نتایج شبیه&#8204;سازی راهبرد پیشنهادی بر روی یک سیستم نمونه تأخیردار ارائه می&#8204;شود.&lt;/span&gt;&lt;/strong&gt;</abstract_fa>
	<abstract>&amp;nbsp; In this paper, a novel offset-free control strategy is proposed for delayed discrete-time linear systems with constraint in control input and state. The proposed strategy is based on the reference input management approach and consists of two control loop: inner and supervisory loop control. At first, an augmented delay-free model is introduced and its controllability is investigated. Then, necessary and sufficient conditions for offset-free control of delayed systems are expressed. According to the augmented model and regardless the constraints presence, a suitable tracking controller is designed to form inner loop. The proposed tracking controller is determined in such a way that the resulted closed-loop model to be applicable to compute the &lt;em&gt;so-called&lt;/em&gt; maximal output admissible set (MOAS) as the core of reference governor (RG) strategy. Finally, the supervisory loop is formed by reference governor (RG) block to manage the manipulated reference input for guaranteeing the constraint satisfaction. At the end, a numerical example illustrated to show the efficiency of the proposed strategy.</abstract>
	<keyword_fa>سیستم تأخیردار خطی؛ گاورنر ورودی مرجع؛ تعقیب بدون افست؛ محدودیت‌های ورودی و حالت.</keyword_fa>
	<keyword>Time-delay Systems, Reference Input Governor, Offset-free Control, Input and State Constraints.</keyword>
	<start_page>1</start_page>
	<end_page>10</end_page>
	<web_url>http://jiaeee.com/browse.php?a_code=A-10-1635-1&amp;slc_lang=fa&amp;sid=1</web_url>


<author_list>
	<author>
	<first_name>Hamidreza</first_name>
	<middle_name></middle_name>
	<last_name>Ahmadzadeh</last_name>
	<suffix></suffix>
	<first_name_fa>حمیدرضا</first_name_fa>
	<middle_name_fa></middle_name_fa>
	<last_name_fa>احمدزاده</last_name_fa>
	<suffix_fa></suffix_fa>
	<email>hr.ahmadzadeh@stu.yazd.ac.ir</email>
	<code>10031947532846006554</code>
	<orcid>10031947532846006554</orcid>
	<coreauthor>No</coreauthor>
	<affiliation>Yazd University</affiliation>
	<affiliation_fa>دانشکده مهندسی برق- دانشگاه یزد</affiliation_fa>
	 </author>


	<author>
	<first_name>Shahram</first_name>
	<middle_name></middle_name>
	<last_name>Aghaei</last_name>
	<suffix></suffix>
	<first_name_fa>شهرام</first_name_fa>
	<middle_name_fa></middle_name_fa>
	<last_name_fa>آقایی</last_name_fa>
	<suffix_fa></suffix_fa>
	<email>aghaei@yazd.ac.ir</email>
	<code>10031947532846006555</code>
	<orcid>10031947532846006555</orcid>
	<coreauthor>Yes
</coreauthor>
	<affiliation>Yazd University</affiliation>
	<affiliation_fa>دانشکده مهندسی برق- دانشگاه یزد</affiliation_fa>
	 </author>


	<author>
	<first_name>Masoud</first_name>
	<middle_name></middle_name>
	<last_name>Shafiee</last_name>
	<suffix></suffix>
	<first_name_fa>مسعود</first_name_fa>
	<middle_name_fa></middle_name_fa>
	<last_name_fa>شفیعی</last_name_fa>
	<suffix_fa></suffix_fa>
	<email>mshafiee@aut.ac.ir</email>
	<code>10031947532846006556</code>
	<orcid>10031947532846006556</orcid>
	<coreauthor>No</coreauthor>
	<affiliation>Amirkabir University of Technology</affiliation>
	<affiliation_fa>دانشکده مهندسی برق- دانشگاه صنعتی امیرکبیر</affiliation_fa>
	 </author>


</author_list>


	</article>
</articleset>
</journal>
