fa طراحی حافظه مغناطیسی توان پایین در حضور تغییرات فرایند ساخت الکترونیک Electronic پژوهشي Research <strong>چکیده </strong><strong>&ndash;</strong><strong> با پیشرفت تکنولوژی و کوچک شدن اندازه&shy;ی ترانزیستورها به ویژه در تکنولوژی&shy;های کمتر از 90 نانومتر، یکی از بزرگترین مشکلات مدارهای </strong><em><span dir="LTR">CMOS</span></em><strong> متعارف مصرف توان ایستای بالا به خاطر افزایش نمایی جریان نشتی ترانزیستور&shy;ها است. افزاره&shy;های </strong><em><span dir="LTR">spintronic</span></em><strong> از جمله پیوند تونل مغناطیسی (</strong><em><span dir="LTR">(magnetic tunnel junction</span></em> <em><span dir="LTR">MTJ</span></em> &nbsp;<strong>به علت مصرف توان ایستای پایین, غیرفرار بودن, سازگاری با ترانزیستورهای </strong><em><span dir="LTR">CMOS</span></em><strong> و امکان ساخت در چگالی&shy;های بالا یکی از گزینه&shy;های جایگزین برای طراحی مدار&shy;های ترکیبی </strong><em><span dir="LTR">MTJ/CMOS</span></em><strong> هستند. در سال&shy;های اخیر چندین حافظه مغناطیسی با استفاده از </strong><em><span dir="LTR">&nbsp;MTJ</span></em><strong> طراحی و ارائه شده است. این حافظه &shy;ها از مشکلاتی مانند مصرف توان بالا</strong> <strong>و سرعت پایین رنج می&shy;برند. در این مقاله روش نوشتن جدیدی برای کاهش توان پویای مصرفی مدار و اصلاحاتی برای کاهش توان ایستا در مدار مورد استفاده برای نوشتن در </strong><em><span dir="LTR">MTJ</span></em><strong> ها ارایه شده است. نتایج شبیه‌سازی&shy;ها نشان می‌دهد که حافظه پیشنهادی نسبت به حافظه&shy; های پیشین تا 97 درصد توان ایستا و تا 71 درصد توان پویای کمتری مصرف می&shy;کند.</strong> With the advancement in technology and shrinkage of transistor sizes, especially in technologies below 90 nm, one of the biggest problems of the conventional CMOS circuits is the high static power consumption due to increased leakage current. Spintronic devices, like magnetic tunnel junction (MTJ), thanks to their low power consumption, non-volatility, compatibility with CMOS transistors, and the possibility of high density construction, are one of the alternative candidates for designing hybrid MTJ / CMOS circuits. In recent years, several magnetic memories have been designed and implemented using MTJs, these memories suffer from problems like high power consumption and low speed. In this paper, a new writing circuit for reducing the power consumption of the circuit and some modifications in the write circuits to reduce static power are proposed. Simulation results suggest that the proposed memories offer up to 97% lower static power consumption and up to 71% lower dynamic power consumption than previous counterparts. توان پایین ,حافظه مغناطیسی, پیوند تونل مغناطیسی, spintronic, تغییرات فرایند ساخت. Low power, magnetic memory, magnetic tunnel junction, spintronic, process variations. 51 58 http://jiaeee.com/browse.php?a_code=A-10-1090-3&slc_lang=fa&sid=1 Alireza Hassanzadeh علیرضا حسن زاده a_hassanzadeh@sbu.ac.ir 10031947532846009234 10031947532846009234 Yes Shahid Beheshti University دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران Soheila Ghasabi Mobarak Abadi سهیلا قصابی s.qasabimobarak@mail.sbu.ac.ir 10031947532846009235 10031947532846009235 No Shahid Beheshti University دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران