<?xml version="1.0" encoding="utf-8"?>
<journal>
<title>Journal of Iranian Association of Electrical and Electronics Engineers</title>
<title_fa>نشریه مهندسی برق و الکترونیک ایران</title_fa>
<short_title>Journal of Iranian Association of Electrical and Electronics Engineers</short_title>
<subject>Engineering &amp; Technology</subject>
<web_url>http://jiaeee.com</web_url>
<journal_hbi_system_id>1</journal_hbi_system_id>
<journal_hbi_system_user>admin</journal_hbi_system_user>
<journal_id_issn>2676-5810</journal_id_issn>
<journal_id_issn_online>2676-6086</journal_id_issn_online>
<journal_id_pii>8</journal_id_pii>
<journal_id_doi>10.61882/jiaeee</journal_id_doi>
<journal_id_iranmedex></journal_id_iranmedex>
<journal_id_magiran></journal_id_magiran>
<journal_id_sid>14</journal_id_sid>
<journal_id_nlai>8888</journal_id_nlai>
<journal_id_science>13</journal_id_science>
<language>fa</language>
<pubdate>
	<type>jalali</type>
	<year>1400</year>
	<month>7</month>
	<day>1</day>
</pubdate>
<pubdate>
	<type>gregorian</type>
	<year>2021</year>
	<month>10</month>
	<day>1</day>
</pubdate>
<volume>18</volume>
<number>4</number>
<publish_type>online</publish_type>
<publish_edition>1</publish_edition>
<article_type>fulltext</article_type>
<articleset>
	<article>


	<language>fa</language>
	<article_id_doi></article_id_doi>
	<title_fa>طراحی عنصر تاخیری برای مبدل های زمان به دیجیتال</title_fa>
	<title>Design of Delay Element for Time to Digital Converters</title>
	<subject_fa>الکترونیک</subject_fa>
	<subject>Electronic</subject>
	<content_type_fa>پژوهشي</content_type_fa>
	<content_type>Research</content_type>
	<abstract_fa>&lt;span dir=&quot;RTL&quot;&gt;طراحی عنصر تاخیری که یک بلوک کلیدی در مبدل&#8204;های زمان به دیجیتال &lt;/span&gt;(TDC)&lt;span dir=&quot;RTL&quot;&gt; می&#8204;باشد، یک بخش چالش برانگیز در طراحی حلقه قفل فاز تمام دیجیتال &lt;/span&gt;(ADPLL)&lt;span dir=&quot;RTL&quot;&gt; است. در این مقاله طراحی مدار یک عنصر تاخیری تازه ارایه می&#8204;شود که زمان تاخیر انتشار را کاهش داده و متناسب با آن قدرت تفکیک مبدل زمان به دیجیتال را افزایش می&#8204;دهد. افزون بر آن، حساسیت طرح پیشنهادی به ناهمسانی افزاره&#8204;ها و تغییرات فرایند ساخت نسبت به طرح&#8204;های موجود کمتر است. برای آزمودن و اثبات کارایی طرح جدید، یک مبدل زمان به دیجیتال 8 بیتی تازه طراحی شده است که از یک تقویت کننده زمانی قابل تنظیم استفاده می&#8204;کند و به قدرت تفکیک زیر پیکوثانیه می&#8204;رسد. با استفاده از یک مدار کالیبراسیون تغییرات بهره مربوط به تقویت کننده زمانی به کمتر از %1 کاهش یافته است. نتایج شبیه سازی مداری در فناوری &lt;/span&gt;&amp;micro;m CMOS&lt;span dir=&quot;RTL&quot;&gt;0/18 افزایش %35 در قدرت تفکیک مبدل و کاهش %20 در مصرف توان نسبت به طراحی&#8204;های مرسوم را نشان می&#8204;دهد.&lt;/span&gt;</abstract_fa>
	<abstract>Design of the delay element, a key building block of the time to digital converters (TDCs), is a challenging part of the ADPLL design. Beside the analyzing different types of variable delay elements, a novel delay element design is proposed to minimize the propagation delay and increases resolution of the TDCs proportionally. In addition, sensitivity of the proposed design to mismatch and process variations is less than the conventional designs. To validate the effectiveness of the idea, a new 8bit TDC is designed which uses a tunable gain time amplifier (TA) and achieves the sub picosecond resolution. By utilizing a calibration circuit, the TA gain variation reduces to less than 1%. Simulation results in 0.18&amp;micro;m CMOS technology show 35% reduction in TDC resolution and some 20% improvement in power consumption.</abstract>
	<keyword_fa>طراحی عنصر تاخیری, مبدل زمان به دیجیتال, تقویت کننده زمانی, بهره قابل تنظیم, توان کم</keyword_fa>
	<keyword>Delay element design, time-to-digital converter, time amplifier, tunable gain, low power</keyword>
	<start_page>97</start_page>
	<end_page>105</end_page>
	<web_url>http://jiaeee.com/browse.php?a_code=A-10-1096-1&amp;slc_lang=fa&amp;sid=1</web_url>


<author_list>
	<author>
	<first_name>Hasan</first_name>
	<middle_name></middle_name>
	<last_name>Molaei</last_name>
	<suffix></suffix>
	<first_name_fa>حسن</first_name_fa>
	<middle_name_fa></middle_name_fa>
	<last_name_fa>مولایی</last_name_fa>
	<suffix_fa></suffix_fa>
	<email>h_molaei@ee.sharif.edu</email>
	<code>10031947532846008531</code>
	<orcid>10031947532846008531</orcid>
	<coreauthor>No</coreauthor>
	<affiliation>EE Department, Sharif University of Technology</affiliation>
	<affiliation_fa>دانشگاه صنعتی شریف، دانشکده برق</affiliation_fa>
	 </author>


	<author>
	<first_name>Khosrow</first_name>
	<middle_name></middle_name>
	<last_name>Haj Sadeghi</last_name>
	<suffix></suffix>
	<first_name_fa>خسرو</first_name_fa>
	<middle_name_fa></middle_name_fa>
	<last_name_fa>حاج صادقی</last_name_fa>
	<suffix_fa></suffix_fa>
	<email>ksadeghi@sharif.edu</email>
	<code>10031947532846008532</code>
	<orcid>10031947532846008532</orcid>
	<coreauthor>Yes
</coreauthor>
	<affiliation>EE Department, Sharif University of Technology</affiliation>
	<affiliation_fa>دانشگاه صنعتی شریف، دانشکده برق</affiliation_fa>
	 </author>


</author_list>


	</article>
</articleset>
</journal>
