fa طراحی لچ کاملاً مقاوم در برابر SEDU با قابلیت فیلترکردن خطای گذرای ورودی با استفاده از C-Element تقویت‌شده الکترونیک Electronic پژوهشي Research <span style="font-size:13pt"><span style="direction:rtl"><span style="unicode-bidi:embed"><span new="" roman="" style="font-family:" times=""><span style="font-weight:bold"><span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">با کاهش ابعاد ترانزیستورها، ولتاژ تغذیه و ظرفیت خازنی گره‌ها در فناوری‌های کوچک</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌مقیاس، حساسیت مدارات دیجیتال نسبت به خطاهای نرم، شامل خطای گذرای ورودی، تک‌</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">رخداد یک</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌گره</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌واژگونی و تک</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌رخداد دو</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌گره</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌واژگونی، به</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌طور چشمگیری افزایش می‌یابد؛ از</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">این</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">رو طراحی لَچ‌های مقاوم برای حفظ قابلیت اطمینان و پایداری عملکرد ضروری است. در این پژوهش، لَچی کاملاً مقاوم در برابر تک</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌رخداد دو‌</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">گره</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌واژگونی با قابلیت فیلتر</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">کردن خطای گذرای ورودی ارائه می‌شود که در آن از </span></span><span dir="LTR" style="font-size:10.0pt">C-Element</span><span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:"> تقویت‌شده به‌عنوان سازوکار اصلی جلوگیری از انتشار خطا استفاده شده است. شبیه‌سازی‌ها با فناوری گیت همه‌طرفه انجام شده و نتایج نشان می‌دهد لچ پیشنهادی نسبت به طرح‌های مورد مقایسه، توان مصرفی را از 77/34% تا 80/73% کاهش داده، تأخیر انتشار را 84/1% تا 38/23% کم کرده و حاصل‌ ضرب توان</span></span><span lang="FA" style="font-size:11.0pt"><span arial="" style="font-family:">&ndash;</span></span><span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">تأخیر را 87/8</span></span><span lang="FA" style="font-size:11.0pt"><span arial="" style="font-family:">٪</span></span><span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:"> تا 24/71</span></span><span lang="FA" style="font-size:11.0pt"><span arial="" style="font-family:">٪</span></span><span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:"> بهبود می‌دهد. همچنین این لچ قادر است خطای گذرای ورودی را تا پهنای پالس 9/7 پیکوثانیه فیلتر کند. افزون‌</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">براین، تحلیل مونت‌کارلو نشان می‌دهد طرح پیشنهادی در برابر تغییرات فرایندی و شرایط محیطی از پایداری و یکنواختی قابل</span></span> <span lang="FA" style="font-size:11.0pt"><span b="" nazanin="" style="font-family:">‌توجهی برخوردار است.</span></span></span></span></span></span></span><br> <div dir="ltr" style="text-align: right;"></div> <span style="font-size:13pt"><span new="" roman="" style="font-family:" times=""><span style="font-weight:bold"><span style="font-size:10.0pt"><span style="font-weight:normal">As transistor dimensions, supply voltage levels, and node capacitances continue to scale down in modern nanoscale technologies, digital circuits become increasingly susceptible to soft errors, including input transient faults, single-node single-event upsets, and single-node double-event upsets. Therefore, designing robust latches is essential to maintain reliability and ensure stable circuit operation. In this work, a fully hardened latch immune to single-event double-node upsets and capable of filtering input transient faults is proposed, in which an enhanced C-element is employed as the primary mechanism for preventing fault propagation. Simulations performed using Gate-All-Around (GAA) technology indicate that, compared to competing designs, the proposed latch reduces power consumption by 34.77% to 73.80%, decreases propagation delay by 1.84% to 23.38%, and improves the power&ndash;delay product by 8.87% to 71.24%. Moreover, the proposed latch effectively filters input transient faults with pulse widths up to 7.9 ps. In addition, Monte Carlo analysis demonstrates that the proposed design exhibits significant robustness against process variations and environmental fluctuations.</span></span><span dir="RTL" lang="FA" style="font-size:10.0pt"><span style="font-family:Nazanin"></span></span></span></span></span><br> <br> &nbsp; واژه‌های کلیدی: لچ کاملاً مقاوم, تک ‌رخداد دو ‌گره‌ واژگونی, خطای گذرای ورودی, فناوری GAA , حاصل ‌ضرب توان–تأخیر Fully hardened Latch, single-event double-node upsets, Input Transient Fault, Gate-All-Around Technology, Power-Delay Product 131 138 http://jiaeee.com/browse.php?a_code=A-10-2928-2&slc_lang=fa&sid=1 Maryam shekarriz Fomani مریم شکرریز فومنی maryamshekarriz77@gmail.com 100319475328460013108 100319475328460013108 No University of Guilan دانشکده مهندسی برق- دانشگاه گیلان Rahebeh Niaraki Asli راهبه نیارکی اصلی raheasli@gmail.com 100319475328460013107 100319475328460013107 Yes University of Guilan دانشکده مهندسی برق- دانشگاه گیلان