fa طراحی گیت وارونگر جدید در منطق سه ارزشی مبتنی بر ترانزیستور نانو سیم الکترونیک Electronic پژوهشي Research <div>در این مقاله، یک گیت وارونگر جدید در منطق سه ارزشی با استفاده از ترانزیستور نانو سیم طراحی شده است. هسته اصلی این طراحی یک ترانزیستور نانو سیم با سطح مقطع (_{<span dir="LTR">nm</span>}7&times;_{<span dir="LTR">nm</span>}7<span dir="LTR">(</span>، احاطه شده با اکسید سیلیسیوم می باشد و روی آن اکسید، سه گیت مجزا قرار داده شده است. با استفاده از این طراحی، هر سه قسمت وارونگر شامل سه ارزشی استاندارد <span dir="LTR">(STI)</span>، سه ارزشی منفی <span dir="LTR">(NTI)</span> و سه ارزشی مثبت <span dir="LTR">(PTI)</span>، بوسیله یک مدار و بدون تغییر سخت افزار پیاده سازی شده است. انتخاب نوع وارونگر با استفاده از سطح ولتاژ گیت می باشد. روش شبیه سازی بصورت حل خودسازگار معادلات شرودینگر-پواسن می باشد. میزان توان مصرفی استاتیک و حاشیه های نویز محاسبه شده است. نتایج شبیه سازی نشان می دهد که در مقایسه با طراحی های قبلی، میزان حاشیه های نویز بسیار بهبود یافته است ولی توان مصرفی در همان رنج باقی مانده است.</div> In this paper by using a nanowire transistor, a new ternary inverter gate is designed. The core of this design, is a nanowire transistor with a (7nm&times;7nm) cross-sectional area surrounded by silicon dioxide and there are three separated gates on that oxide. By using this design, all three parts of ternary inverter include standard ternary inverter (STI), negative ternary inverter(NTI), and positive ternary inverter (PTI) are implemented by one circuit and without hardware change. The type of inverter function can be specified by the control gate voltage level. A simulation method is based on solving self-consistent Schrodinger-Poisson equations. By using this method, static power and noise margins have been calculated. The simulation results indicate that the noise margins have improved a lot compared to previous designs, but the static power remains the same.<strong><span dir="RTL"></span></strong> ترانزیستور نانو سیم, منطق سه ارزشی, گیت وارونگر, حاشیه نویز, توان مصرفی Nanowire Transistor, Three valued logic, Inverter gate, Noise margin, Power consumption 31 37 http://jiaeee.com/browse.php?a_code=A-10-2021-1&slc_lang=fa&sid=1 ashkan Horri اشکان حری a-horri@iau-arak.ac.ir 10031947532846009304 10031947532846009304 Yes Department of Electrical Engineering, Arak Branch, Islamic Azad University گروه برق- واحد اراک، دانشگاه آزاد اسلامی- اراک