Journal of Iranian Association of Electrical and Electronics Engineers

fa یک روش کالیبراسیون پس‌زمینه دیجیتال برای مبدل‌های آنالوگ به دیجیتال Pipeline با استفاده از تخمین اولیه خطاها و روش‌های مبتنی بر هیستوگرام A Digital Background Calibration Technique for Pipelined ADCs Using Initial Estimation of Errors and Histogram-Base Methods الکترونیک Electronic پژوهشي Research در این مقاله، یک روش کالیبراسیون دیجیتال برای اصلاح خطاهای مداری موجود در مبدل های آنالوگ به دیجیتال Pipeline ارائه شده است. این روش شامل دو بخش است که در قسمت اول، یک تخمین اولیه و غیردقیق از خطاهای مداری به صورت پسزمینهای انجام میشود. سپس در قسمت دوم، این مقادیر اولیه به سمت مقادیر دقیقشان تنظیم میشوند و در ادامه تغییرات پروسه و دما را دنبال میکنند. در این روش برای کالیبراسیون خطاها، از ترکیبی از روشهای مبتنی بر یکسانسازی، تغییر ولتاژ آستانهی مقایسهگر و هیستوگرام به همراه ویژگیهای هندسی منحنی مشخصه انتقالی مبدل Backend و همچنین منحنی مشخصه انتقالی خروجی مبدل و تاثیر خطاها بر روی آنها استفاده شده است. روش کالیبراسیون پیشنهادی بر روی یک مبدل آنالوگ به دیجیتال Pipeline با سرعت نمونهبرداری MS/s 100 و دقت 12 بیت که به صورت 12 طبقه 5/1 بیتی با ساختار CNFA به همراه یک مبدل 2 بیتی فلش پیادهسازی شده است، به کار برده شده است. مقادیر شبیه سازی شده مداری SNDR و SFDR مبدل به‌ ترتیب حدود 31 دسیبل و 41 دسیبل نسبت به مبدل بدون کالیبراسیون بهبود مییابند. In this paper, a digital calibration technique is presented to correct the effect of circuit non-idealities in pipelined analog-to-digital converters (ADCs). This method consists of two parts. Firstly, the circuit errors are roughly estimated with a background calibration scheme. Then, in the second part, the estimated errors are finely adjusted to follow the process and temperarure variations. In the proposed calibration method, a combination of equalization, comparator threshold voltage adjustment and histogram of decision poinits techniques along with the geometrical transfer characteristics of the backend ADC on the errors are utilized. The proposed calibration scheme is utilized in a 12-bit, 100 MS/s pipelined ADC with 12 1.5 bit/stage with capacitor non-flip-around (CNFA) struture and 2-bit backend flash ADC. The circuit level simulated values of signal-to-noise and distortion ratio (SNDR) and spurious free dynamic range (SFDR) are improved about 31 dB and 41 dB, respectively, compared to the non-calibrated ADC.             مبدل های آنالوگ به دیجیتال Pipeline, کالیبراسیون پس زمینه دیجیتال, خطای بهره و غیرخطینگی. Pipeline analog-to-digital converters, digital background calibration, gain error and nonlinearity. 79 96 http://jiaeee.com/browse.php?a_code=A-10-344-1&slc_lang=fa&sid=1 Mohammad Mirzahosseini محمد میرزاحسینی m.mirzahosseini@aut.ac.ir 10031947532846008529 10031947532846008529 No Amirkabir University of Technology دانشگاه صنعتی امیرکبیر Mohammad Yavari محمد یاوری myavari@aut.ac.ir 10031947532846008530 10031947532846008530 Yes Amirkabir University of Technology دانشگاه صنعتی امیرکبیر