مریم سیستانی زاده، سید رضا حسینی،
دوره ۱۸، شماره ۱ - ( مجله مهندسی برق و الکترونیک ایران - جلد ۱۸ شماره ۱ ۱۴۰۰ )
چکیده
در این مقاله هدف طراحی یک واحد حساب و منطق ۶۴×۶۴ بیتی با توان، تأخیر پایین و سرعت بالا می باشد. واحد حساب و منطق عملیات محاسباتی نظیر جمع و ضرب را انجام می دهد. جمع کننده ها نقش مهمی در واحد حساب و منطق دارند. برای طراحی جمع کننده، از ترکیب جمع کننده های انتخاب کننده ی نقلی و جمع کننده پیش بینی کننده نقلی و همچنین از مدار "جمع کننده با یک" برای دستیابی به سرعت بالا و سخت افزار کم استفاده شده است. در طراحی ضرب کننده از الگوریتم بوث و از ساختار والاس استفاده شده است. ضرب کننده ارائه شده بر اساس تکنیک خط لوله می باشد. در ساختار والاس از کمپرسورها برای فشرده سازی حاصلضرب های جزئی استفاده شده است. استفاده از الگوریتم بوث برای تولید حاصلضرب های جزئی، منجر به بهبود سرعت ضرب کننده شده است. تأخیر و توان مصرفی بدست آمده برای جمع کننده ۶۴ بیتی در ولتاژ تغذیه ۳.۱ ولت و فرکانس ۲ گیگا هرتز به ترتیب برابر ۱۱۲ پیکو ثانیه و ۱۲ میلی وات و برای ضرب کننده، تأخیر برابر با ۲۹۱ پیکوثانیه و توان ۹۵۰ میلی وات می باشد. ساختارهای ارائه شده با استفاده از تکنولوژی CMOS ۱۳۰nm پیاده سازی شده اند.
