

بررسی اثر هاله ناخالصی کانال و شیب غلظت آن در ترانزیستور اثرمیدانی نانولوله کربنی با آلایش سبک ناحیه سورس و درین با هاله خطی

محمدجواد حجازی فر¹ سیدعلی صدیق ضیابری²

۱- مربی- گروه برق، واحد سما تالش- دانشگاه آزاد اسلامی- تالش- ایران

m.hejazifar@srbiau.ac.ir

۲-استادیار- گروه برق، واحد رشت- دانشگاه آزاد اسلامی- رشت- ایران

sedigh@iaurasht.ac.ir

چکیده: در این تحقیق ترانزیستور اثرمیدانی نانولوله کربنی با آلایش سبک لبه پایین سورس و درین با یک هاله ناخالصی خطی در کانال پیشنهاد شده و اثر تغییر شیب آلایش هاله خطی بر شاخص های جریان روشنایی، نسبت جریان روشنایی به خاموشی به ازای جریان روشنایی، جریان نشستی، شاخص توان تاخیر و فرکانس قطع بررسی می شود. ترانزیستور پیشنهادی با استفاده از روش NEGF شبیه سازی شده است. نشان داده ایم که ناحیه هاله خطی نوع N در طرف سورس کانال ذاتی، سبب افزایش نسبت جریان روشنایی به خاموشی به ازای $I_{on} < 5\mu A$ می شود. کاهش شیب ناحیه هاله خطی نیز، سبب افزایش جریان روشنایی و البته افزایش شاخص توان تاخیر می شود. همچنین با بررسی اثر تغییر غلظت ناحیه کم غلظت سورس و درین مشاهده می شود که در غلظت های کمتر، شاخص توان تاخیر و وابستگی آن به شیب هاله کاهش می یابد. با محاسبه فرکانس قطع ترانزیستور اثر میدانی نانولوله کربنی با آلایش سبک لبه پایین سورس و درین با هاله خطی نشان دادیم که ایجاد هاله خطی یک راه کار افزایش فرکانس قطع افزاره است. کاهش شیب ناحیه هاله خطی نیز سبب بهبود مشخصه فرکانس قطع به ازای ولتاژ گیت می شود.

کلمات کلیدی: ترانزیستور اثرمیدانی نانولوله کربنی (CNTFET)، آلایش سبک ناحیه سورس و درین (LDDS)، فرکانس قطع، هاله خطی (LH)، تابع گرین غیرتعادلی (NEGF)،

تاریخ ارسال مقاله: ۱۳۹۴/۰۶/۲۲

تاریخ پذیرش مشروط مقاله: ۱۳۹۵/۰۸/۱۲

تاریخ پذیرش مقاله: ۱۳۹۶/۰۳/۳۱

نام نویسنده‌ی مسئول: دکتر سید علی صدیق ضیابری

نشانی نویسنده‌ی مسئول: ایران، رشت، پل تالش، دانشگاه آزاد اسلامی واحد رشت.

۱- مقدمه

مشخصه های بسیار مناسب، بعنوان ساختار پایه ارائه افزاره مورد نظر در این پژوهش قرار می گیرد. استفاده از ایده کاشت هاله ناخالصی در کانال ذاتی [۱۴،۱۳] و با هدف ارتقا شاخص های مهم ترانزیستور اثر میدانی نانولوله کربنی با آلایش سبک سورس و درین با هاله خطی (LH-LDDs-CNTFET) را مطرح می کنیم. در پژوهش قبل [۱۳] ایده استفاده از دو هاله خطی در کانال در ارتقا فرکانس قطع ذاتی LDDs-CNTFET را مطرح کردیم. اما در این کار افزاره با یک هاله خطی در کانال با شیب های متفاوت هاله را مطرح می کنیم. شاخص های مهم جریان روشنایی، نسبت جریان روشنایی به خاموشی در مقابل جریان روشنایی، توان تاخیر، روش جبران سازی شاخص توان تاخیر و فرکانس قطع ذاتی بررسی و از دیدگاه کوانتسی تحلیل می شوند. همچنین اثر شیب آلایش خطی بر این شاخص ها بررسی و به عنوان یک راه کار مهندسی افزاره مطرح می شود. هاله خطی ناخالصی از نوع N است. شماتیک توصیف کننده این ساختار و الگوی آلایش آن در شکل (۱) مشاهده می شود. قطر نانولوله 1nm، و عایق گیت استوانه ایی HfO_2 با ضخامت 2nm و طول کانال 15nm است. طول ناحیه سورس و درین 30nm که شامل 15 nm با ناخالصی زیاد 2 nm^{-1} و 15 nm لبه پائین با ناخالصی سبک $0/2 \text{ nm}^{-1}$ است. طول کانال 15 nm که شامل ناحیه هاله خطی به طول X در طرف سورس و طول 15-X کانال ذاتی است. مقدار ناخالصی هاله در طرف سورس با ناخالصی نوع N از $1/4 \text{ nm}^{-1}$ شروع و در فاصله طولی X به صفر می رسد.

در این کار از شبیه سازی عددی ترانزیستور نانولوله کربنی با روش حل خود سازمانده معادله پواسن و معادلات تابع گرین غیر تعادلی استفاده می کنیم. ساختار نوار CNT توسط روش Tight-binding فقط با یک اوربیتال تزویج محاسبه شده است [۱۹،۱۸].

۳- نتایج و تحلیل آن ها

شکل (۲) مشخصه I_{DS} نسبت به V_{DS} را برای ترانزیستور اثر میدانی نانولوله کربنی با آلایش سبک لبه ی پائین سورس و درین (-LDDs CNTFET) و ترانزیستور اثر میدانی نانولوله کربنی با آلایش سبک لبه ی پائین سورس و درین با هاله خطی (LH-LDDs-CNTFET) نشان داده شده در شکل (۱) با چهار شیب مختلف A ($X=3 \text{ nm}$), B ($X=6 \text{ nm}$), C ($X=9 \text{ nm}$) و D ($X=12 \text{ nm}$). در $V_{GS}=0/4 \text{ V}$ را نشان می دهد.


کوچک سازی ترانزیستورهای فلز، اکسید، نیمه هادی (MOS) تا حد معینی امکان پذیر است. برای حفظ روند کوچک سازی به افزاره های جدید نیاز است. پس از کشف نانولوله کربنی توسط آیچیم [۱] پیشرفت چشمگیری در الکترونیک با توجه به خواص الکترونیکی عالی آن ها اتفاق افتاده است. انتقال شبه بالستیک با تحرک بسیار زیاد حامل از مشخصه های مهم این نانو ساختار است [۳،۲]. با آلایش شدید ناحیه سورس و درین یک نانولوله، یک ترانزیستور اثر میدانی نانولوله کربنی (CNTFET) با مشخصه ایی شبیه به ترانزیستور اثر میدانی معمولی (MOSFET) می توان ایجاد کرد، این نوع از ترانزیستورهای اثر میدانی نانولوله کربنی معمولا ترانزیستورهای اثر میدانی شبه ماسفت نامیده می شوند [۵،۴]. اما این ترانزیستورها هم بدلیل تونل زنی الکترون از باند ظرفیت به هدایت و بالعکس یک جریان نشتی بالا را در ولتاژ گیت منفی بالا به جا می گذارند [۶]. برای رفع اثرات جریان نشتی در ماسفت و نانو ماسفت [۸،۷] و همچنین افزاره های شبه ماسفت پیشنهاد هایی از جمله تغییر مشخصه آلایش لبه پائین سورس و درین به شکل خطی یا سبک و استفاده از ضخامت اکسید نامتقارن ارائه شده است [۹-۱۱]. یکی دیگر از تکنیک های موجود جهت افزایش کارایی این ترانزیستورها کاشت هاله ناخالصی در کانال است که با ایجاد پتانسیل غیر یکنواخت در کانال MOSCNT، سبب کاهش جریان نشتی [۱۲] و استفاده از ناخالصی داخل کانال برای افزایش عملکرد فرکانس بالای ترانزیستورهای اثر میدانی نانولوله کربنی (CNTFET's) است [۱۴،۱۳]. همانطور که ذکر شد یکی از تکنیک های رفع مشکلات ترانزیستور اثر میدانی نانولوله کربنی شبه ماسفت استفاده از تغییر مشخصه آلایش لبه پائین ناحیه سورس و درین می باشد و ما در این مقاله از ترانزیستور اثر میدانی نانو لوله کربنی با آلایش سبک ناحیه سورس و درین استفاده می نمایم. در ادامه از ایده کاشت هاله ناخالصی در کانال این ترانزیستور استفاده و اثر آن بر برخی مشخصه های رفتاری از جمله جریان روشنایی، نسبت جریان روشنایی به خاموشی، شاخص توان تاخیر و فرکانس قطع می پردازیم. شبیه سازی با استفاده از شبیه سازی کوانتوم دو بعدی با حل خود سازگار بین معادله شرودینگر و پواسن با استفاده از شرایط مرزی باز داخل تابع گرین غیر تعادلی انجام می شود [۱۷-۱۵].

در این قسمت به بیان ساختار این مقاله خواهیم پرداخت. معرفی ساختار پیشنهادی در بخش ۲، نتایج شبیه سازی و تحلیل آن ها در بخش ۳ و نتیجه گیری در بخش ۴ بیان می شوند.

۲- ساختار پیشنهادی و روش شبیه سازی



ترانزیستور اثر میدانی نانولوله کربنی با آلایش سبک لبه ی پائین سورس و درین که در سال ۲۰۱۰ پیشنهاد شد [۱۱]، با توجه به

شکل (۳) منحنی جریان درین سورس نسبت به ولتاژ گیت سورس LDDs-CNTFET و ساختار با هاله خطی را نشان می دهد. در این شکل مشاهده می شود که جریان خاموشی LDDs-CNTFET با ساختار های C و D افزایش یافته است. در این پژوهش ولتاژ گیت سورس آغاز بررسی جریان روشنایی و خاموشی از شروع افزایش جریان است. معیار ما برای تعیین جریان خاموشی و روشنایی به ترتیب جریان در VGS و بدون هاله، A، B، C و D به ترتیب 0/075 V، -0/125 V، -0/15 V، -0/175 V هستند.




شکل (۳): مشخصه جریان درین سورس نسبت به ولتاژ گیت سورس برای LDDs-CNTFET، LH-LDDs-CNTFET با چهار شیب در $V_{DS} = 0/4 V$

با هدف بررسی تحلیلی رفتار جریان نشتی در این قسمت ساختارنوار انرژی و توصیف رنگی چگالی الکترون ها برای LDDs-CNTFET و LH-LDDs-CNTFET با چهار شیب A، B، C و D محاسبه و در شکل (۴) نشان داده می شود.





شکل (۱): شماتیک توصیفی و الگوی آرایش ترانزیستور اثر میدانی نانولوله کربنی با آرایش سبک ناحیه سورس و درین با هاله خطی (LH-LDDs-CNTFET)

در چهار ساختار A، B، C و D ساختار A بیشترین شیب آرایش و کمترین شیب آرایش را دارد. در شکل (۲) مشاهده می شود که ساختار با هاله خطی با شیب کمتر (D)، در ولتاژ درین سورس مشخص جریان روشنایی بالاتری نسبت به ساختارهای دیگر دارد. همچنین این شکل مشاهده می شود که جریان روشنایی ساختارهای A و B با حضور هاله ناخالصی نسبت به LDDs کمتر است. دلیل این رفتار شیب تند آرایش نسبت به ساختار های C و D است که با ایجاد یک چاه پتانسیل سبب تغییر شدید در سد پتانسیل کانال و در نتیجه آن تغییر در احتمال عبور الکترون از کانال و جریان می شود. با کاهش شیب آرایش (ساختار های C و D) اثر این پدیده کاهش یافته و سد پتانسیل کانال ضعیف تر و در نتیجه جریان روشنایی افزایش می یابد.





شکل (۲): منحنی جریان درین سورس به ازای ولتاژ درین سورس برای LDDs-CNTFET، LH-LDDs-CNTFET با چهار شیب در $V_{GS} = 0/4 V$




شکل (۴): ساختار نوار انرژی و توصیف رنگی چگالی الکترون ها در طول محور نانو لوله کربن برای LH-LDDS- و LDDS-CNTFET با چهار شیب مختلف در $V_{GS} = -0/4 V$ و $V_{DS} = 0/4 V$

همانطور که در شکل (۴) مشاهده می‌شود در ساختار LH-LDDS-CNTFET بر اثر آرایش بخشی از کانال به طور خطی (هاله خطی) نوار هدایت در الگوی نوار انرژی به تراز فرمی نزدیک می‌شود بر این اساس الگوی پتانسیل کانال تغییر خواهد داشت. این تغییر پاسخ معادله انتقال حامل و در نتیجه تعداد، فاصله و احتمال عبور ترازهای تونل زنی نوار به نوار الکترون را تغییر می‌دهد. بر این اساس جریان خاموشی در ساختارهای مختلف متغیر است.

متغیر نسبت جریان روشنایی به خاموشی به ازای جریان روشنایی را محاسبه و در شکل (۵) نشان داده ایم. در این محاسبه I_{on} و I_{off} به ترتیب در $V_{GS} + 0/4$ و V_{GS} محاسبه شده‌اند. در شکل (۵) مشاهده می‌شود که A-LH-LDDS-CNTFET در محدوده جریان روشنایی کمتر از $5 \mu A$ نسبت جریان روشنایی به خاموشی بالاتری در مقایسه با ساختار با کانال ذاتی دارد. کاهش شیب ناحیه هاله خطی نیز، سبب تغییراتی در این مشخصه خواهد شد.



شکل (۵): نمودار نسبت جریان روشنایی به خاموشی در مقابل جریان روشنایی برای LH-LDDS-CNTFET و LDDS-CNTFET با چهار شیب مختلف در $V_{DS} = 0/4 V$



در این قسمت به بررسی شاخص کاربردهای آنالوگ افزاره می پردازیم. بر این اساس مشخصه فرکانس قطع ترانزیستور اثر میدانی نانولوله کربنی با آرایش سبک لبه ی پائین سورس و درین و ترانزیستور اثرمیدانی نانولوله کربنی با آرایش سبک ناحیه سورس و درین با ناحیه هاله خطی را بررسی می کنیم. خازن گیت ذاتی (C_g) و هدایت انتقالی (g_m) به ترتیب بصورت (۱) و (۲) می شوند [20,21].

$$C_g = \frac{\partial Q_{ch}}{\partial V_g} \Big|_{V_D} \quad (1)$$


$$g_m = \frac{\partial I_d}{\partial V_g} \Big|_{V_D} \quad (2)$$

$$Q_{ch} = \int_{L_g} n(x) \quad (3)$$

که (Q_{ch}) بار کل افزاره، $n(x)$ چگالی الکترون ها در کانال که از روابط NEGF محاسبه می شود و (I_d) جریان درین سورس می باشد. با توجه به این روابط فرکانس قطع ذاتی ترانزیستور با استفاده از تقریب شبه استاتیک بصورت (۴) محاسبه می شود [22].

$$f_T = \frac{1}{2\pi} \frac{g_m}{C_g} \quad (4)$$


در شکل (۸) منحنی هدایت انتقالی به ازای ولتاژ گیت سورس ساختارهای LDDES-CNTFET و LH-LDDES-CNTFET در چهار شیب غلظت هاله خطی (A, B, C, D) مشاهده می شود. همچنین منحنی خازن نسبت به ولتاژ گیت سورس این پنج ساختار در شکل (۹) مشاهده می شود. بر اساس این دو شاخص فرکانس قطع ذاتی محاسبه می شود.




شکل (۸): منحنی هدایت انتقالی به ازای ولتاژ گیت سورس برای LDDES- CNTFET و LH-LDDES-CNTFET با چهار شیب مختلف در $V_{DS}=0/4$ V.

یکی از شاخص های مهم در توصیف رفتار حالت روشن و خاموش افزاره، توان تاخیر (PDP) با رابطه $PDP = (Q_{on} - Q_{off}) * V_{DD}$ است. در این رابطه Q_{on} و Q_{off} به ترتیب بار کل افزاره در حالت روشن و خاموش $V_{DD}=0/4$ می باشند [11]. شاخص PDP به ازای نسبت جریان روشنایی به خاموشی در شکل (۶) مشاهده می شود. ایجاد هاله خطی در LDDES-CNTFET سبب افزایش شاخص توان تاخیر می شود. همچنین مشاهده می شود که کاهش شیب ناحیه هاله خطی سبب افزایش بیشتر شاخص توان تاخیر خواهد شد.


در شکل (۷) منحنی شاخص توان تاخیر به ازای تغییر غلظت ناحیه کم غلظت سورس و درین (Nd) را برای A-LH-LDDES-CNTFET نشان داده ایم. همانطور که در این شکل مشاهده می شود با کاهش غلظت ناحیه کم غلظت سورس و درین، مقدار PDP کاهش می یابد.



شکل (۶): شاخص توان تاخیر به ازای نسبت جریان روشنایی به خاموشی برای LDDES-CNTFET, LH-LDDES-CNTFET با چهار شیب مختلف در $V_{DS}=0/4$ V



شکل (۷): شاخص توان تاخیر به ازای نسبت جریان روشنایی به خاموشی برای A-LDDES-CNTFET با سه غلظت ناحیه کم غلظت متفاوت در $V_{DS}=0/4$ V



شکل (۱۰): منحنی فرکانس قطع به ازای ولتاژ گیت سورس برای LDDS-CNTFET و LH-LDDS-CNTFET با چهار شیب مختلف در $V_{DS}=0/4$ V (الف) و لگاریتمی (ب)

یکی از شاخص های مهم در کاربرد های آنالوگ DIBL است.

برای محاسبه DIBL از رابطه زیر استفاده می شود [23].

$$DIBL = \frac{V_{TH}(V_{DS} = 0.4) - V_{TH}(V_{DS} = 0.05)}{(V_{DS} = 0.4) - (V_{DS} = 0.05)} \quad (5)$$

در این رابطه V_{TH} ولتاژ آستانه است. نتیجه محاسبه این شاخص در جدول ۱ مشاهده می شود. با توجه به این جدول مشاهده می شود که ایجاد ناحیه هاله خالی سبب افزایش اندک DIBL می شود.


جدول (۱): مقادیر شاخص DIBL برای LDDS-CNTFET و

ساختارهای A, B, C و D

D-LDDS	C-LDDS	B-LDDS	A-LDDS	LDDS	ساختارها
0/20	0/18	0/14	0/11	0/07	DIBL


۴- نتیجه گیری

در این پژوهش یک ناحیه هاله ناخالصی با الگوی خالی را در کانال ذاتی ترانزیستور اثر میدانی نانولوله کربنی با ناخالصی سبک لبه پائین سورس و درین (LDDS-CNTFET) قرار دادیم و بر این اساس ساختار LH-LDDS-CNTFET پیشنهاد شد. از روش NEGف برای شبیه سازی استفاده شد. مشاهده کردیم که قرار دادن هاله خالی در طرف سورس کانال ذاتی سبب افزایش جریان روشنایی و کاهش چشمگیر جریان نشتی می شود. کاهش شیب غلظت هاله خالی نیز این رفتار را تشدید می کند. همچنین هاله خالی، سبب افزایش نسبت جریان روشنایی به خاموشی به ازای جریان روشنایی کمتر از $5 \mu A$ شد. کاهش شیب ناحیه هاله خالی نیز، سبب افزایش شاخص توان تاخیر می شود که با کاهش غلظت ناحیه کم غلظت سورس و درین، شاخص توان تاخیر و وابستگی آن به شیب هاله



شکل (۹): منحنی خازن گیت به ازای ولتاژ گیت سورس برای LDDS-CNTFET و LH-LDDS-CNTFET با چهار شیب مختلف در $V_{DS}=0/4$ V

مشخصه فرکانس قطع نسبت به V_{GS} ساختارهای LDDS-CNTFET و LH-LDDS-CNTFET در چهار شیب غلظت هاله خالی (A, B, C و D) در شکل (۱۰) مشاهده می شود. ترانزیستور اثر میدانی نانولوله کربنی با هاله خالی رفتار فرکانس قطع بهتری نسبت به LDDS-CNTFET دارد. همانطور که در شکل (۱۰) مشاهده می شود منحنی LH-LDDS-CNTFET با کمترین شیب آرایش (D) در بازه بزرگتری از V_{GS} شاخص فرکانس قطع بالا دارد. همچنین از دیدگاهی دیگر بالاترین مقدار فرکانس قطع برای ساختار C بدست آمده است. پس ساختار C برای کاربردهای آنالوگ گزینه مناسبی است. از دیدگاه مهندسی ساختار تغییر شیب غلظت هاله خالی راه کاری جهت بهبود رفتار فرکانس قطع است. در این پژوهش با استفاده از این راه کار بهبود مشخصه فرکانس قطع LDDS-CNTFET نسبت به ساختار مطرح شده در پژوهش [۱۳] حاصل شد.



Frequency and Switching Performance of CNTFETs," IEEE transaction on nano technology, vol. 11, no. 3, pp.526-533, 2012.

- [15] Guo, J., Datta, S., Lundstrom, M., Anantram, M. P., "Toward multi-scale simulations of carbon nanotube transistors," Int. J. Multiscale Comput.Eng., vol. 2, pp. 257-276, 2004.
- [16] Guo, J., Datta, S., Anantram, M. P., and Lundstrom, M., "Atomistic simulation of carbon nanotube field-effect transistors using non-equilibrium Green's function formalism," J. Comput. Electron, vol. 3, no. 3/4, pp. 373-377, 2004.
- [17] Datta, S., Electronic Transport in Mesoscopic Systems. Cambridge, U.K., Cambridge Univ. Press, 1995.
- [18] Y. Yoon and J. Guo, "Analysis of strain effects in ballistic carbon nanotube FETs," IEEE Trans. Electron Devices, vol. 54, no. 6, pp. 1280-1287, Jun. 2007.
- [19] Venugopal, R., Ren, Z., Datta, S., Lundstrom, M. S., and Jovanovic, D., "Simulating quantum transport in nanoscale transistors: Real versus mode-space approaches," J. Appl. Phys., vol. 92, no. 7, pp. 3730-3739, 2002.
- [20] Alam, K., Lake, R., "Dielectric scaling of a zero-Schottky-barrier 5 nm gate carbon nano tube transistor with source/drain underlaps," Journal of Applied Physics, vol. 100, no.2, pp. 024317-024324, 2006.
- [21] Monga, U., Børliand, H., and Fjeldly, T., "ACompact subthreshold current and capacitance modeling of short-channel double-gate MOSFETs," Mathematical and Computer Modelling, vol.51, no.7-8, pp. 901-907, 2010.
- [22] Yoon, Y., Yijian, O., and Jing, G., " Effect of phonon scattering on intrinsic delay and cutoff frequency of carbon nanotube FETs", IEEE Transactions on Electron Devices, vol. 53, no. 10, pp. 2467-2470, 2006.

زیر نویس ها

¹ Linear Halo Lightly Doped Drain and Source Carbon Nano Tube Filed effect transistor

را کاهش دادیم. از نتیجه های مهم این پژوهش در حوزه کاربرد های آنالوگ بررسی محاسبه فرکانس قطع ترانزیستور اثر میدانی نانولوله کربنی با آرایش سبک لبه پایین سورس و درین با هاله خطی است. ایجاد هاله خطی یک راه کار افزایش فرکانس قطع افزاره است که کاهش شیب آن سبب بهبود مشخصه فرکانس قطع به ازای ولتاژ گیت سورس شد.

مراجع

- [1] Iijima, S., "Helical Microtubules of Graphitic Carbon," Nature (London), vol. 354, no. 6348, pp. 56-58, 1991.
- [2] Javey, A., Guo, J., Wang, Q., Lundstrom, M., Dai, H., "Ballistic carbon nanotube field-effect transistors," Nature, vol. 424, pp. 654-657, 2003.
- [3] Javey, A., and et al., "High dielectrics for advanced carbon nanotube transistors and logic", Nature Material, vol.1, pp. 241-246, 2002.
- [4] Fregonese, S., Cazin d'Honinethun, H., Goguet, J., Maneux, C., Zimmer, T., Bourgoin, J.P., Dollfus, P., and Galdin-Retailleau, S., "Computationally efficient physics-based compact CNTFET model for circuit design", IEEE Transactions on Electron Devices, vol. 55, no. 6, pp. 1317-1327, 2008.
- [5] Hasan, S., Salahuddin, S., Vaidyanathan, M., and Alam, M.A., "High-frequency performance projections for ballistic carbon-nanotube transistors", IEEE Transactions on Nanotechnology, vol. 5, no.1, pp. 14-22, 2006.
- [6] Lin, Y. M., Appenzeller, J., Knoch, J., and Avouris, P., "High performance carbon nanotube field-effect transistor with tunable polarities," IEEE Trans. Nanotechnol., vol. 4, no. 5, pp. 481-489, 2005.
- [7] Hasanzade, N, Danaie, M., "A New Technique for Reduction of Leakage Current of CMOS Switches", Journal of Iranian Association of Electrical and Electronics Engineers, vol.13, no.4, pp. 33-40, 2017.
- [8] Khatami, M.M., Shalchian, M., Kolahdouz, M., "Analysis and Improvement of Off-state Current in Biaxially Strained Si Nano p-MOSFET by Virtual Substrate's Doping Control", Journal of Iranian Association of Electrical and Electronics Engineers, vol. 13, no. 4, pp. 41-45, 2017.
- [9] Heinze, S., Tersoff, J., Avouris, P., "Electrostatic engineering of nanotube transistors for improved performance," Appl. Phys. Lett., vol. 83, no. 24, pp. 5038-5040, 2003.
- [10] Hassaninia, I., Sheikhi, M. H., Kordrostami, Z. "Simulation of carbon nanotube FETs with linear doping profile near the source and drain contacts," Solid State Electron., vol. 52, no. 6, pp. 980-985, 2008.
- [11] Yousefi, R., Saghafi, K., Moravvej-Farshi, M.K. " Numerical Study of Lightly Doped Drain and Source Carbon Nanotube Field Effect Transistors", IEEE Trans. Electron Device, vol.57, no.4, 2010.
- [12] Arefinia, Z., Orouji, A.A., "Impact of single halo implantation on the carbon nanotube field-effect transistor: A quantum simulation study", PhysicaE, vol. 41 , pp. 196-201, 2008.
- [13] Hejazifar, M.J., Sedigh Ziabari, S.A., "Investigation of the cutoff frequency of double linear halo lightly doped drain and source CNTFET", Springer (Int Nano Lett), vol.4, no.118, pp. 1-5, 2014.
- [14] Kordrostami, Z., Sheikhi, M.H., Zarifkar, A., "Influence of Channel and Underlap Engineering on the High-