

# ساختار جدید ترانزیستور اثر میدانی نانولوله کربنی با ناخالصی‌های سبک در کانال و دی‌الکتریک دو قسمتی

علی نادری<sup>۱</sup>      مریم قدرتی<sup>۲</sup>

۱- استادیار- گروه مهندسی برق - دانشکده انرژی- دانشگاه صنعتی کرمانشاه - کرمانشاه- ایران

[a.naderi@kut.ac.ir](mailto:a.naderi@kut.ac.ir)

۲- دانش‌آموخته کارشناسی ارشد- گروه مهندسی برق - دانشکده انرژی- دانشگاه صنعتی کرمانشاه - کرمانشاه- ایران

[m\\_ghodrati60@yahoo.com](mailto:m_ghodrati60@yahoo.com)

**چکیده:** با محدود شدن طول ترانزیستورهای سیلیکونی، ترانزیستورهای نانولوله کربنی به عنوان یک گزینه مناسب برای نسل جدید نانو ترانزیستورهای اثر میدانی به شمار می‌روند. در این مقاله یک ساختار جدید از ترانزیستورهای اثر میدانی نانولوله کربنی با ناخالصی‌های سبک در کانال و دی‌الکتریک دو قسمتی معرفی شده است. افزاره پیشنهادی با ساختار ترانزیستور اثر میدانی نانولوله کربنی با دی‌الکتریک دو قسمتی و ساختار پایه مقایسه شده است. افزاره پیشنهاد شده یک نانولوله کربنی زیگزاگ (۰، ۱۳) به قطر ۱ نانومتر است و شامل گیت با دو عایق متفاوت با ثابت‌های دی‌الکتریک ۱۶ و ۵۰ می‌باشد. ناحیه کانال از چهار قسمت ناخالصی نوع p به ترتیب با چگالی‌های ناخالصی،  $0.8 \times 10^{18} \text{cm}^{-3}$ ،  $0.6 \times 10^{18} \text{cm}^{-3}$ ،  $0.4 \times 10^{18} \text{cm}^{-3}$  و  $0.2 \times 10^{18} \text{cm}^{-3}$  ساخته شده است. طول هر بخش معادل ۵ نانومتر می‌باشد. نتایج شبیه‌سازی نشان می‌دهد تزریق ناخالصی در کانال به بهبود اثرهای کانال کوتاه همانند کاهش سد پتانسیل ناشی از القای درین و نوسان‌های زیرآستانه کمک می‌کند و موجب کاهش جریان نشتی و افزایش نسبت جریان حالت روشن به جریان حالت خاموش می‌گردد. برای مطالعه و شبیه‌سازی مشخصات افزاره‌ی پیشنهاد شده از حل خودسازگار معادله‌های پواسون- شرودینگر و روش تابع گرین غیرتعدلی استفاده شده است.

**کلمات کلیدی:** ترانزیستور اثر میدانی نانولوله کربنی، دی‌الکتریک دو قسمتی، جریان نشتی، اثرهای کانال کوتاه، نسبت جریان.

تاریخ ارسال مقاله: ۱۳۹۴/۱۱/۲۴

تاریخ پذیرش مشروط مقاله: ۱۳۹۵/۱۲/۲۵

تاریخ پذیرش مقاله: ۱۳۹۶/۰۳/۱۴

نام نویسنده‌ی مسئول: علی نادری

نشانی نویسنده‌ی مسئول: ایران - کرمانشاه - بزرگراه امام خمینی - دانشگاه صنعتی کرمانشاه - دانشکده‌ی انرژی - گروه مهندسی برق

## ۱- مقدمه

با پیشرفت تکنولوژی CMOS و کوچک شدن ابعاد ترانزیستورها به خصوص عرض دی الکتریک گیت، پدیده ها و چالش های متعدد و جدیدی در ارتباط با کارایی و قابلیت اطمینان افزاره ها و مدارات در ابعاد نانومتری مطرح شده است [۱]. برای کاهش این چالش ها موادی جهت جایگزینی سیلیکون پیشنهاد شده است. نانولوله های کربنی ویژگی های مکانیکی، شیمیایی، نوری و الکتریکی منحصر به فردی دارند که از آنها موادی قابل استفاده در کاربردهای مختلف می سازد. یکی از این کاربردها استفاده از نانولوله های کربنی در کانال ترانزیستورهای اثر میدانی است که عملکرد این ترانزیستورها را بهبود می بخشد و نسل جدیدی از ترانزیستورها موسوم به ترانزیستورهای اثر میدانی نانولوله کربنی (CNTFETs)، در آینده می تواند جایگزینی نویدبخش برای ادوات الکترونیکی بر مبنای سیلیکون باشند. مدارهای بر مبنای CNTFET در حال ساخت هستند و به شدت مورد تحقیق و بررسی قرار گرفته اند [۳].

بسیاری از ترانزیستورهای مبتنی بر نانولوله از نانولوله های کربنی تک دیواره ساخته شده اند، چون فاصله نوار انرژی آنها در حد نیمه هادی است [۴ و ۵]. هم چنین به دلیل این که نانولوله های کربنی تک دیواره حامل ها را تنها محدود به حرکت در طول لوله می کنند، از پراکندگی حامل ها جلوگیری کرده و موجب انتقال پرتابی آنها می شوند [۶، ۵]. تحرک پذیری بالای حامل ها ( $10^2 \text{ cm}^2/\text{Vs}$ ) در نیمه هادی های نانولوله کربنی و ادغام راحت تر آنها با مواد عایق با دی الکتریک بالا، مثل دی اکسید زیرکونیم ( $\text{ZrO}_2$ )، یا دی اکسید هافنیوم ( $\text{HfO}_2$ )، باعث بهتر شدن خاصیت الکترواستاتیکی گیت می شود [۷، ۸].

به دلیل خواص ذکر شده، ترانزیستورهای اثر میدانی نانولوله کربنی این قابلیت را دارند که کارایی بالا و توان مصرفی پایین تری را در مقایسه با تکنولوژی های سیلیکونی ارائه دهند. ترانزیستورها بر اساس نانولوله های کربنی به دو گروه تقسیم می شوند: نوع اول ترانزیستورهای اثر میدانی سد شاتکی (SB-CNTFETs) که اتصال های سورس و درین آنها فلز هستند و نوع دوم ترانزیستورهای اثر میدانی اکسید فلزی نیمه هادی نانولوله کربنی (MOS-CNTFETs) که به جای فلز، نواحی سورس و درین به شدت ناخالص شده اند [۲]. در ترانزیستورهای اثر میدانی نانولوله کربنی، اثرهای کانال کوتاه یکی از مهم ترین عواملی هستند که باید مورد توجه قرار گیرند. این اثرهای کانال کوتاه روی کارایی و عملکرد افزاره ها در محدوده کانال های بسیار کوچک تاثیر نامطلوب می گذارند [۹، ۱۰].

برای کاهش این پدیده ها در ترانزیستورهای اثر میدانی نانولوله کربنی، ساختارهای جدیدی ارائه شدند. از جمله این ساختارها، ساختار ترانزیستورهای اثر میدانی نانولوله کربنی با گیت متشکل از ماده دوگانه [۹]، ساختار تک هاله [۱۱]، ساختار دو هاله [۱۲]، و ساختار ناخالصی

خطی کانال [۱۳]، هستند. در این مقاله یک ساختار جدید از ترانزیستورهای اثر میدانی نانولوله کربنی با ناخالصی های سبک در کانال و دی الکتریک دو قسمتی معرفی شده است. روش ارائه شده در این مقاله، براساس مهندسی تزریق میزان ناخالصی و تعداد پله ها در ناحیه کانال است. براساس تزریق ناخالصی گام به گام در ناحیه کانال بهبود در اثرهای کانال کوتاه حاصل می گردد. در واقع میزان غلظت ناخالصی و تعداد بخش های ناخالصی برای رسیدن به عملکرد بهینه افزاره و کنترل اثرهای کانال کوتاه انتخاب شده است.

افزازه پیشنهادی با ساختار ترانزیستور اثر میدانی نانولوله کربنی با دی الکتریک دو قسمتی (DSD-CNTFET) و ساختار پایه (C-CNTFET) مقایسه شده است. نام این ساختار، ترانزیستور اثر میدانی نانولوله کربنی با ناخالصی های سبک در کانال و دی الکتریک دو قسمتی (LIC-DSD-CNTFET) انتخاب شده است. برای مطالعه و شبیه سازی مشخصات افزاره ی پیشنهاد شده از حل خودسازگار<sup>۲</sup> معادله های پواسون- شرودینگر و روش تابع گرین غیرتصادفی<sup>۳</sup> (NEGF)، استفاده شده است. نتایج حاصل از شبیه سازی نشان می دهد که جریان نشتی در ساختار پیشنهاد شده، در مقایسه با ساختار C-CNTFET و ساختار DSD-CNTFET به طور چشمگیری کاهش یافته است. تزریق ناخالصی در کانال به بهبود تونل زنی نوار به نوار و اثرهای کانال کوتاه کمک می کند. ادامه مقاله و بخش های مختلف آن به صورت زیر است:


بعد از مقدمه، در بخش دوم روش و مدل شبیه سازی مورد استفاده برای مطالعه ترانزیستورهای اثر میدانی نانولوله کربنی توضیح داده خواهد شد. در بخش سوم ساختار افزاره پیشنهادی معرفی شده است. بخش چهارم مشخصات ترانزیستور با استفاده از نتایج شبیه سازی مورد بررسی قرار می گیرد و در نهایت نتیجه گیری در بخش پنجم معرفی خواهد شد.

## ۲- روند شبیه سازی

شبیه سازی ادوات الکترونیکی، به طور معمول شامل یک الگوی شبیه سازی خودسازگار بین پتانسیل الکترواستاتیک و توزیع بار درون ادوات است [۱۴، ۱۵]. جهت شبیه سازی این فرآیند، حل دو معادله بزرگ در شبیه سازی ها نیاز است. معادله اول، معادله پواسون است که پتانسیل خودسازگار را برای یک چگالی بار مفروض معین می کند. معادله دوم، معادله انتقال است که برای به دست آوردن چگالی الکترون (حامل) درون افزاره، برای یک پتانسیل خاص حل می شود [۱۳، ۱۴]. چون در محدوده نانومتری، رفتار موج مانند الکترون ها مهم می شود، معادله انتقال نیمه کلاسیک دیگر معتبر نیست. در نتیجه، یک مدل انتقال مکانیک کوانتومی کامل، مانند روش تابع گرین غیر تعادلی (NEGF)، لازم است. استفاده از روش تابع گرین غیر تعادلی به طور گسترده ای در شبیه سازی افزاره های نانو مقیاس به کار می رود [۱۶، ۳]. در این شیوه، افزاره توسط یک ماتریس هامیلتونی H معرفی می شود

### ۳- ساختار افزاره

سطح مقطع دو بُعدی افزاره پیشنهاد شده، ساختار دی‌الکتریک دو قسمتی و ساختار پایه در شکل (۱) نشان داده شده است. همان‌طور که در شکل (۱) مشاهده می‌شود افزاره پیشنهاد شده دارای ساختار هم‌محور بوده و شامل گیت با دو عایق دی‌الکتریک متفاوت است. یک



شکل (۱): سطح مقطع دو بُعدی (الف) ساختار پایه، (ب) ساختار دی‌الکتریک دو قسمتی، (ج) ساختار پیشنهاد شده

قسمت کوچک دارای عایق دی‌الکتریک با ثابت بالاتر در زیر گیت در سمت سورس می‌باشد. عایق دی‌الکتریک اصلی با ثابت دی‌الکتریک ۱۶ در نظر گرفته شده است. ثابت دی‌الکتریک قسمت هاله ۵۰ و به طول ۵ نانومتر می‌باشد.

افزاره پیشنهاد شده یک نانولوله کربنی زیگزاگ (۱۳,۰)، با قطر ۱ نانومتر و فاصله نواری انرژی ۰/۸۳ الکترون-ولت است و در دمای اتاق ۳۰۰ درجه کلوین عمل می‌کند. برای ساختار پیشنهادی طول گیت و طول درین-سورس ۲۰ نانومتر در نظر گرفته شده است. از بعد بررسی ساخت افزاره نسبت به ساختارهای قبلی، پیش از این استفاده از نواحی

که به انباره‌های نامحدود سورس (S) و درین (D) متصل است. انباره‌ها توسط ترازهای فرمی خود ( $\mu_S$  و  $\mu_D$ ) که توسط بایاس ولتاژ به کار رفته مشخص می‌شوند، تعریف شده‌اند [۱۱-۱۳]. اعمال ولتاژ سبب بالا و پایین قرار گرفتن ترازهای فرمی نسبت به هم خواهد شد.

تزوید بین افزاره فعال و اتصال‌های سورس/درین می‌تواند به واسطه ایجاد ماتریس‌های خود-انرژی  $\sum D$  و  $\sum S$  معین شود. وقتی  $H$ ،  $\mu_S$ ،  $\mu_D$ ،  $\sum S$  و  $\sum D$  معین شوند، ماتریس چگالی الکترون و ضریب انتقال در یک انرژی مفروض می‌تواند تخمین زده شود و سپس چگالی الکترون و جریان‌های ورودی با انتگرال‌گیری‌های عددی روی فضای انرژی محاسبه می‌شوند [۸، ۱۵]. شیوه مورد استفاده می‌تواند به چند مرحله زیر خلاصه شود:

مرحله اول، مشخص کردن مجموعه پایه مناسب و ماتریس هامیلتونی برای یک کانال ایزوله شده است. پتانسیل خودسازگار که قسمتی از ماتریس هامیلتونی است در این مرحله به دست می‌آید. مرحله دوم، محاسبه ماتریس‌های خود-انرژی است که چگونگی تزوید کانال بالستیک به اتصال‌های سورس/درین را توضیح می‌دهند. پس از مشخص کردن ماتریس هامیلتونی و خود-انرژی‌ها، مرحله سوم محاسبه تابع گرین است [۱۱ و ۱۳]:

$$G_q(E) = [(E + i\eta^+)I - H - \sum S - \sum D]^{-1} \quad (1)$$

که در آن انرژی،  $\eta^+$  یک مقدار مثبت بی‌نهایت کوچک،  $I$  ماتریس واحد است. معادله پواسون برای تعیین پتانسیل الکترواستاتیک خودسازگار ( $U_j$ )، در طول سطح لوله حل می‌شود و با محاسبه این پتانسیل جدید ( $U_{jnew}$ )، از معادله پواسون، باید دوباره هامیلتونی ( $H$ ) و سپس معادله انتقال NEGF، را محاسبه کرد [۱۱، ۱۳]. به این معنی که یک حلقه خودسازگار بین معادله پواسون و انتقال کوانتومی به وجود می‌آید و این حلقه تا زمانی که همگرایی حاصل شود یعنی حداکثر تغییر در پتانسیل از مقدار خطای تعیین شده کمتر شود،  $\left( |U_j^{old} - U_j^{new}| \right) \leq U^{tol}$  ادامه می‌یابد. مقدار تغییرات پتانسیل ( $U^{tol}$ )، معمولاً ۱ meV در نظر گرفته می‌شود. سپس جریان از رابطه زیر محاسبه می‌شود [11,13]:

$$I = \frac{2q}{h} \int T(E) [F(E - E_{FS}) - F(E - E_{FD})] dE \quad (2)$$

که در آن  $q$  بار الکترون،  $E_{FD}$  و  $E_{FS}$  تراز فرمی سورس و درین،  $h$  ثابت پلانک و  $T(E)$  ضریب انتقال است که از رابطه زیر محاسبه می‌شود [11,13]:

$$T(E) = \text{trace}(\Gamma_S G \Gamma_D G^+) \quad (3)$$

که در آن  $G$  تابع گرین می‌باشد و  $\Gamma_{S(D)}$  گسترش سطح انرژی به علت اتصال‌های سورس و درین است و از رابطه زیر به دست می‌آید [11,13]:

$$\Gamma_{S(D)} = i \left( \sum_{S(D)} - \sum_{S(D)}^+ \right) \quad (4)$$

با عرض ۵ نانومتر و یا حتی کمتر در مقالات مختلف پیشنهاد گردیده است [۴, ۱۱, ۱۲, ۱۷]. در مورد قرار دادن بخش‌های ناخالصی مختلف به صورت پله‌ای در کنار هم نیز می‌توان به این مورد اشاره کرد که در چند ساختار جدید که اخیراً برای ترانزیستورهای نانولوله کربنی پیشنهاد گردیده از توزیع خطی ناخالصی استفاده شده است. [۱۰, ۱۳] ایجاد پروفایل توزیع ناخالصی خطی در مقیاس نانو دشوار بوده و یک راه عملی‌تر استفاده از توزیع پله‌ای ناخالصی است که از لحاظ ساخت به مراتب راحت‌تر و قابل دستیابی‌تر است. بنابراین ساختار پیشنهادی ارائه شده در این مقاله عملی‌تر از ساختارهایی است که در آن‌ها توزیع خطی استفاده شده است.

ناحیه کانال، از چهار قسمت ناخالصی نوع p به ترتیب با چگالی‌های ناخالصی،  $0.1 \text{ nm}^{-3}$ ،  $0.4 \text{ nm}^{-3}$ ،  $0.6 \text{ nm}^{-3}$ ،  $0.8 \text{ nm}^{-3}$  ساخته شده است. غلظت ناخالصی در سمت سورس بیشینه است و به صورت گام به گام به سمت ناحیه درین کاهش می‌یابد و طول هر بخش معادل ۵ نانومتر می‌باشد. چگالی ناخالصی در نواحی درین و سورس در  $1 \text{ nm}^{-3}$  ثابت داشته شده است. میزان غلظت ناخالصی و تعداد بخش‌های ناخالصی برای رسیدن به عملکرد بهینه افزاره و کنترل اثرهای کانال کوتاه انتخاب شده است. به صورت خلاصه پارامترهای افزاره پیشنهادی در جدول (۱) ارائه شده است.

جدول (۱): پارامترهای افزاره پیشنهادی

پارامتر	مقدار
نوع نانولوله کربنی	(۱۳,۰) زیگزاگ
قطر نانولوله کربنی	۱ نانومتر
فاصله نواری انرژی	۰/۸۳ الکترون-ولت
دما	۳۰۰ درجه کلوین
ضخامت دی‌الکتریک	۲ نانومتر
طول گیت	۲۰ نانومتر
طول درین و سورس	۲۰ نانومتر


#### ۴- بحث و نتایج شبیه‌سازی

در این بخش خصوصیات ترانزیستور اثر میدانی نانولوله کربنی با ناخالصی‌های سبک در کانال و دی‌الکتریک دو قسمتی (LIC-DSD-CNTFET) شرح داده می‌شود. مشخصه‌های این ساختار جدید با ترانزیستور اثر میدانی نانولوله کربنی با دی‌الکتریک دو قسمتی (DSD-CNTFET) و ترانزیستور اثر میدانی نانولوله کربنی ساختار پایه (C-CNTFET) در شرایط برابر مقایسه شده است.

نمودار جریان درین برحسب ولتاژ درین- سورس در سه ولتاژ مختلف  $V_{GS} = 0.4 \text{ V}$ ،  $V_{GS} = 0.6 \text{ V}$  و  $V_{GS} = 0.8 \text{ V}$  برای ساختار پیشنهاد شده، ساختار دی‌الکتریک دو قسمتی و ساختار پایه در شکل (۲) نشان داده شده است. با توجه به شکل (۲) ملاحظه می‌شود که هدایت خروجی ساختار LIC-DSD-CNTFET، نسبت به ساختار DSD-CNTFET و ساختار C-CNTFET کاهش یافته است. با


افزودن چهار هاله ناخالصی نوع P در ناحیه کانال در ساختار پیشنهاد شده ولتاژ آستانه نسبت به دو ساختار دیگر بالاتر است، در نتیجه جریان اشباع در ساختار LIC-DSD-CNTFET کمتر از ساختار DSD-CNTFET و ساختار C-CNTFET است.

برای مقایسه جریان نشستی، شکل (۳) نمودار جریان درین برحسب ولتاژ گیت- سورس را برای ساختارهای مورد مطالعه در سه ولتاژ مختلف در  $V_{DS} = 0.1 \text{ V}$ ،  $V_{DS} = 0.4 \text{ V}$  و  $V_{DS} = 0.8 \text{ V}$  نشان



شکل (۲): نمودار مشخصه خروجی از ساختارهای LIC-DSD-CNTFET، DSD-CNTFET و C-CNTFET در ولتاژهای مختلف

گیت- سورس




شکل (۳): نمودار جریان درین برحسب ولتاژ گیت- سورس از ساختارهای LIC-DSD-CNTFET، DSD-CNTFET و C-CNTFET در ولتاژهای مختلف درین- سورس

می‌دهد. نتایج حاصل از شبیه‌سازی نشان می‌دهد که جریان نشستی در ساختار پیشنهاد شده در مقایسه با ساختار دی‌الکتریک دو قسمتی و ساختار پایه به طور چشمگیری کاهش یافته است. در ساختار پیشنهاد شده، به دلیل حضور چهار هاله ناخالصی نوع P، امکان عبور الکترون‌ها از کانال در هر دو حالت خاموش و روشن کاهش یافته است.

به جهت مشاهده واضح‌تر تفاوت جریان ساختارهای مختلف در حالت خاموش، در شکل ۴ دیاگرام نوار انرژی و طیف جریان عبوری از بالای سد پتانسیل برای این ساختارها نمایش داده شده است. طیف



هاله با دی‌الکترونیک بالاتر در سمت سورس، ارتفاع سد پتانسیل در ناحیه کانال در ساختار پیشنهادی بالاتر می‌رود. از آنجا که منبع عمده جریان در CNTFET جریان ترمیونیک است که ناشی از عبور حامل‌ها از بالای سد پتانسیل می‌باشد، این افزایش ارتفاع سد پتانسیل باعث کاهش جریان اشباع افزاره می‌شود. اما کاهش در جریان ناشی از افزاره به مراتب بیش از کاهش در جریان اشباع می‌باشد بنابراین نسبت






شکل (۵): تغییرات انرژی لبه نوار هدایت در طول ناحیه گیت با تغییر در ولتاژ گیت-سورس برای افزاره‌های مورد مطالعه

جریان در ساختار پیشنهادی، به نحو قابل ملاحظه‌ای افزایش می‌یابد. شکل (۶) نمودار چگالی الکترون برحسب طول کانال را برای ساختار پیشنهاد شده، ساختار دی‌الکترونیک دو قسمتی و ساختار پایه در ولتاژهای مختلف درین-سورس و  $V_{GS} = 0/5V$  نشان می‌دهد. چگالی الکترون در ساختار پیشنهاد شده به دلیل حضور چهار هاله ناخالصی نوع P در ناحیه کانال کمتر از دو ساختار دیگر است. کاهش در تغییرات چگالی حامل‌ها در ناحیه اشباع با ولتاژ درین سورس نشان می‌دهد که هدایت درین در ساختار پیشنهادی کاهش یافته است.

یکی از پدیده‌های مهم در بررسی اثرهای کانال کوتاه، کاهش سد ناشی از القای درین<sup>۵</sup> است. این پدیده زمانی رخ می‌دهد که بر اثر استفاده از یک ولتاژ درین-سورس بالا و به علت اثر میدان الکترونیکی درین، ارتفاع سد برای حامل‌های کانال در لبه سورس، کاهش پیدا کند [۱۰]. بنابراین تعداد حامل‌های تزریق شده درون کانال از سورس افزایش می‌یابد و منجر به افزایش جریان درین می‌شود. در نتیجه جریان درین نه تنها توسط ولتاژ گیت، بلکه به وسیله ولتاژ درین، نیز کنترل می‌شود [۱۳]. اثر پتانسیل درین روی کانال تاثیر بسزایی روی عملکرد ترانزیستورها دارد و به عنوان DIBL شناخته شده است. این اثر از رابطه زیر قابل محاسبه می‌باشد [۱۳،۴]:




$$DIBL = \frac{V_{THV_{DS} = V_1} - V_{THV_{DS} = V_2}}{V_2 - V_1} (mV/V) \quad (5)$$

سفید رنگ مربوط به طیف جریان گذرنده از بالای سد پتانسیل می‌باشد. دیده می‌شود که ساختار پایه بیشترین میزان طیف جریان عبوری را داراست. در ساختارهای دیگر به دلیل افزایش در سد پتانسیل در ناحیه گیت در سمت سورس، امکان عبور حامل‌ها کاهش یافته است. از بین دو ساختار DSD و LIC-DSD نیز در ساختار LIC به دلیل وجود پله‌های نوع P، امکان عبور حامل‌ها شاهد کاهش مضاعف بوده و طیف جریان عبوری آن کاهش بیشتری را نشان خواهد



شکل (۴): دیگرام نوار انرژی و طیف جریان عبوری از بالای سد پتانسیل برای ساختارهای (الف) پایه، (ب) DSD-CNTFET و (ج) LIC- DSD-CNTFET در بایاس  $V_{GS} = 0V$  و  $V_{DS} = 0/8V$

داد. شکل ۵ تغییرات سد پتانسیل با افزایش ولتاژ گیت سورس و عبور از ناحیه خاموش به ناحیه اشباع را برای هر سه ساختار نمایش می‌دهد. علت عمده تفاوت در جریان‌های افزاره‌ها، تفاوت در سد پتانسیل آن‌ها می‌باشد. به دلیل وارد کردن ناخالصی پله‌ای به همراه



شکل (۶): تغییرات بار در طول کانال برای ساختارهای مورد بررسی (الف) C-CNTFET (ب) DSD-CNTFET (ج) LIC-DSD-CNTFET برای کانال ۲۰ نانومتری در ولتاژهای مختلف درین-سورس و ولتاژ ثابت  $V_{GS} = 0.5V$

در بررسی دلیل کوچک بودن اثر DIBL در ساختار پیشنهاد شده نمودار توزیع پتانسیل برحسب طول نانولوله در  $V_{DS} = 0.1V, 0.2V, 0.3V$  و برای  $V_{GS} = 0.5V$  هر سه ساختار مذکور در شکل (۷) مورد بررسی قرار گرفته است. همانطور که در شکل (۷) ملاحظه می‌شود با افزایش ولتاژ درین، در ساختار پیشنهاد شده ارتفاع سد، تغییرات کوچک‌تری با تغییرات ولتاژ درین-سورس دارد. بنابراین ساختار پیشنهادی به طور موثری اثر DIBL را کاهش داده و منجر به افزایش ثابت جریان در ناحیه اشباع افزاره می‌گردد. با تغییر در ولتاژ درین-سورس ولتاژ آستانه نیز تغییر می‌کند لذا در هر ولتاژ درین-سورس مشخص، باید گستره‌ای از ولتاژهای گیت سورس را بررسی کرد تا از روی آن به ولتاژ آستانه به ازای هر ولتاژ درین-سورس خاص دست یافت و به محاسبه DIBL پرداخت. برای مقایسه بیشتر رفتار افزاره‌ها، نمودار تغییرات DIBL در طول‌های مختلف کانال و برای ساختار پیشنهاد شده، ساختار دی‌الکتریک دو قسمتی و ساختار پایه در شکل (۸) بررسی شده است.


با بررسی نمودار می‌توان دریافت که در تمام کانال‌های بررسی شده با طول‌های متفاوت، ساختار پیشنهادی در پارامتر DIBL برتری آشکاری دارد. به عنوان مثال در طول کانال ۲۰ نانومتر، DIBL برای ساختار پیشنهاد شده مقداری در حدود  $55/55 mV/V$  را دارا است در صورتی که برای ساختار دی‌الکتریک دو قسمتی و ساختار پایه اثر DIBL به ترتیب دارای مقادیر  $78/88 mV/V$  و  $91/66 mV/V$  می‌باشد که به ترتیب حدود ۳۱ و ۳۹ درصد بهبود در عملکرد این افزاره‌ها را نشان می‌دهد. هنگامی که ابعاد ترانزیستورها کاهش می‌یابد، مهم‌ترین مشکلی که به وجود می‌آید بحث افزایش اثرهای کانال کوتاه است. یکی از این اثرات، DIBL بود که در شکل‌های قبل بررسی شد.

اثر مهم دیگر در کانال‌های کوتاه، شیب زیرآستانه افزاره‌ها است، که هر چه مقدار این شیب بیشتر باشد افزاره قابل اطمینان‌تر و جریان نشی کمتری هدر می‌رود در نتیجه نوسان‌های زیرآستانه کمتر می‌شوند. نوسان‌های زیرآستانه از فرمول زیر قابل محاسبه می‌باشد: [۱۳،۴]:

$$SS = \Delta V_{GS} / \Delta \log(I_{DS}) \quad (mV/dec) \quad (6)$$


در بررسی اثرهای کانال کوتاه نمودار نوسان‌های زیرآستانه در طول‌های مختلف کانال برای ساختار پیشنهاد شده، ساختار دی‌الکتریک دو قسمتی و ساختار پایه در شکل (۹) نمایش داده شده است. همان‌گونه که در شکل (۹) ملاحظه می‌گردد ساختار پیشنهاد شده در مقایسه با دو ساختار مذکور از نوسان‌های زیرآستانه کمتری برخوردار است.





شکل (۹): نمودار نوسان‌های زیرآستانه برحسب طول کانال، برای ساختارهای LIC-DSD-CNTFET، DSD-CNTFET و C-CNTFET در طول‌های مختلف کانال



نمودار نسبت جریان برحسب طول‌های مختلف کانال در  $V_{DS} = 0.1V$  و برای هر سه ساختار مذکور در شکل (۱۰) بررسی شده است. دیده می‌شود که در تمام طول کانال‌های شبیه‌سازی شده، ساختار پیشنهادی مشخصه نسبت جریان بهتری دارد. همان‌طور که پیش‌تر اشاره شد علیرغم کاهش در هر دو جریان اشباع و نشتی، این کاهش در جریان نشتی است که غالب خواهد بود و باعث افزایش قابل توجه در نسبت جریان ساختار LIC-DSD-CNTFET خواهد شد. این خصوصیتی قابل توجه برای کاربرد افزاره پیشنهادی در مدارهای دیجیتال است.




شکل (۱۰): نمودار نسبت جریان برحسب طول کانال از ساختارهای LIC-DSD-CNTFET، DSD-CNTFET و C-CNTFET. وضعیت خاموش در ولتاژهای  $V_{GS} = 0V$  و  $V_{DS} = 0.1V$  و وضعیت روشن در ولتاژهای  $V_{GS} = 0.1V$  و  $V_{DS} = 0.1V$  ارزیابی شده است.

## ۵- نتیجه‌گیری

در این مقاله یک ساختار جدید برای ترانزیستورهای اثر میدانی نانولوله کربنی با ناخالصی‌های سبک در کانال و دی‌الکتریک دو قسمتی معرفی شده است. برای بررسی و شبیه‌سازی ساختار پیشنهاد شده از حل خودسازگار معادله‌های پواسون-شرودینگر به روش تابع گرین غیر



شکل (۷): نمودار توزیع پتانسیل برحسب طول نانولوله برای ساختارهای LIC-DSD-CNTFET، DSD-CNTFET و C-CNTFET در  $V_{GS} = 0.5V$  و  $V_{DS} = 0.05V, 0.6V$



شکل (۸): نمودار DIBL برحسب طول کانال از ساختارهای LIC-DSD-CNTFET، DSD-CNTFET و C-CNTFET در  $V_{DS} = 0.4V$  و  $V_{DS} = 0.4V$

- [12] Arefinia, Z., "Investigation of the performance and band-to-band tunneling effect of a new double-halo-doping carbon nanotube field-effect transistor", *Physica E*, 41, 1767-1771, 2009.
- [13] Naderi, A., Keshavarzi, P., Orouji, A.A., "LDC-CNTFET: A carbon nanotube field effect transistor with linear doping profile channel ", *Superlattices and Microstructures*, 50, 145-156, 2011.
- [14] Naderi, A., Keshavarzi, P., Jamalabadi, Z., "sdc-cntfet: stepwise doping channel design in carbon nanotube field effect transistors for improving short channel effects immunity ", *International Journal of Modern Physics B*, Vol. 28, 2014.
- [15] Arefinia, Z., Orouji, A.A., "Investigation of the novel attributes of a carbon nanotube FET with high-K gate dielectrics ", *Physica E*, 40, 3068-3071, 2008.
- [16] Wang, W. et al., "A computational study of the effects of linear doping profile on the high-frequency and switching performances of hetero-material-gate CNTFETs ", *Journal of Semiconductors*, Vol. 34, No. 12, 2013.
- [17] Kordrostami, Z., Sheikhi, M. H., Zarifkar, A., "Influence of Channel and Underlap Engineering on the High-Frequency and Switching Performance of CNTFETs", *IEEE transactions on nanotechnology*, Vol. 11, No. 3, 2012.

## زیر نویس ها

- <sup>1</sup> Short Channel Effects (SCEs)
- <sup>2</sup> Self-Consistent
- <sup>3</sup> Non Equilibrium Green Function (NEGF)
- <sup>4</sup> Self- Energy
- <sup>5</sup> Drain-Induced Barrier Lowering (DIBL)
- <sup>6</sup> Subthreshold Swing (SS)

تبادل استفاده شده است. تزریق ناخالصی در کانال به شیوه پیشنهادی، تونل زنی نوار به نوار و اثرهای کانال کوتاه را بهبود می دهد. نتایج شبیه سازی نشان می دهد که جریان نشتی ساختار پیشنهاد شده در مقایسه با ساختار دی الکتریک دو قسمتی و ساختار پایه به طور چشمگیری کاهش یافته است. همچنین نسبت جریان حالت روشن به خاموش بزرگ، نوسان های زیر آستانه کوچک و کاهش سد ناشی از القای درین کمتر از ویژگی های برتر ساختار پیشنهاد شده می باشد. با توجه به نتایج شبیه سازی ها می توان چنین استنباط کرد که ساختار افزاره پیشنهاد شده می تواند به خوبی اثرهای کانال کوتاه را کنترل کند و کاندیدی مناسب برای کاربردهای با طول کانال کوچک باشد.

## مراجع

- [1] مرادی نسب، مهدی، فتحی پور، مرتضی، "مدل بسته جریان-ولتاژ در ترانزیستورهای نانولوله کربنی آلاپیده"، *مجله انجمن مهندسين برق و الكترونيك ايران*، سال هشتم- شماره دوم، ۶۲-۶۸، تهران، زمستان ۱۳۹۰
- [۲] قبادی، نیره، افضل کوشا، علی، " بررسی و مدل سازی اثر ناپایداری در دمای بالا و بایاس منفی (NBTI) و تزریق حامل های پراثری (HCI) در افزاره های چندگیتی نانومتری " *مجله انجمن مهندسين برق و الكترونيك ايران*، سال دوازدهم- شماره دوم، ۱۴-۱، تهران، پاییز ۱۳۹۴
- [3] Sahoo, R., Mishra, R.R., " Carbon Nanotube Field Effect Transistor: Basic Characterization and Effect of High Dielectric Material ", *International Journal of Recent Trends in Engineering*, Vol. 2, No. 7, 2009.
- [4] Arefinia, Z., Orouji, A.A., " Novel attributes in the performance and scaling effects of carbon nanotube field-effect transistors with halo doping ", *Superlattices and Microstructures*, Vol. 45, pp. 535-546, 2009.
- [5] Wang, W. et al., "Transport study of gate and channel engineering on the surrounding-gate CNTFETs based on NEGF quantum theory ", *Springer Science J Comput Electron*, DOI 10.1007/s10825-013-0499, 2013.
- [6] Peng, L. M., Zhang, Z., Wang, S., "Carbon nanotube electronics: recent advances ", *Materials Today*, pp. 433-442, 2014.
- [7] Naderi, A., Keshavarzi, P., "The effects of source/drain and gate overlap on the performance of carbon nanotube field effect transistors", *Superlattices and Microstructures*, Vol. 52, pp. 962-976, 2012.
- [8] Dass, D., Prasher, R., Vaid, R., "Impact of Scaling Gate Insulator Thickness on the Performance of Carbon Nanotube Field Effect Transistors (CNTFETs)", *Journal Of Nano And Electronic Physics*, Vol. 5, No. 2, 2013.
- [9] Arefinia, Z., Orouji, A.A., "Detailed simulation study of a dual material gate carbon nanotube field-effect transistor ", *PhysicaE*, 41,552-557, 2009.
- [10] Yousefi, R., Saghafi, K., Moravvej-Farshi, M. K., "Numerical Study of Lightly Doped Drain and Source Carbon Nanotube Field Effect Transistors ", *IEEE Trans. Electron Dev*, Vol. 57, pp. 765-771, 2010.
- [11] Arefinia, Z., Orouji, A.A., "Impact of Single Halo Implantation on the Carbon Nanotube Field-Effect Transistor: A Quantum Simulation Study ", *PhysicaE*, 41,196-201, 2008.