

طراحی گیت وارونگر جدید در منطق سه ارزشی مبتنی بر ترانزیستور نانو سیم

اشکان حری^۱

۱- استادیار- گروه برق- واحد اراک، دانشگاه آزاد اسلامی- اراک- ایران

a-horri@iau-arak.ac.ir

چکیده: در این مقاله، یک گیت وارونگر جدید در منطق سه ارزشی با استفاده از ترانزیستور نانو سیم طراحی شده است. هسته اصلی این طراحی یک ترانزیستور نانو سیم با سطح مقطع $(V_{nm} \times V_{nm})$ ، احاطه شده با اکسید سیلیسیوم می باشد و روی آن اکسید، سه گیت مجزا قرار داده شده است. با استفاده از این طراحی، هر سه قسمت وارونگر شامل سه ارزشی استاندارد (STI)، سه ارزشی منفی (NTI) و سه ارزشی مثبت (PTI)، بوسیله یک مدار و بدون تغییر سخت افزار پیاده سازی شده است. انتخاب نوع وارونگر با استفاده از سطح ولتاژ گیت می باشد. روش شبیه سازی بصورت حل خودسازگار معادلات شرودینگر-پواسن می باشد. میزان توان مصرفی استاتیک و حاشیه های نویز محاسبه شده است. نتایج شبیه سازی نشان می دهد که در مقایسه با طراحی های قبلی، میزان حاشیه های نویز بسیار بهبود یافته است ولی توان مصرفی در همان رنج باقی مانده است.

واژه های کلیدی: ترانزیستور نانو سیم، منطق سه ارزشی، گیت وارونگر، حاشیه نویز، توان مصرفی

نوع مقاله: پژوهشی

DOI: 10.52547/jiaeee.19.2.31

تاریخ ارسال مقاله: ۱۳۹۹/۳/۱۵

تاریخ پذیرش مشروط مقاله: ۱۳۹۹/۱۰/۱

تاریخ پذیرش مقاله: ۱۳۹۹/۱۰/۲۱

نام نویسنده ی مسئول: دکتر اشکان حری

نشانی نویسنده ی مسئول: ایران - اراک - ابتدای جاده خمین - شهرک دانشگاهی - دانشگاه آزاد اسلامی واحد اراک - گروه برق

۱- مقدمه

وارونگرهای سه ارزی به سه قسمت، وارونگر سه ارزی استاندارد (STI)، وارونگر سه ارزی منفی (NTI) و وارونگر سه ارزی مثبت (PTI) تقسیم می‌شوند. در طراحی‌هایی که قبلاً انجام شده است، از سه مدار مجزا برای طراحی این سه قسمت استفاده شده است. نوآوری این مقاله این است که در این طراحی جدید، هر سه قسمت به وسیله یک مدار و بدون تغییر سخت افزار صورت می‌گیرد. این طراحی با استفاده از یک ترانزیستور نانوسیم سیلیسیومی با کانال سه بعدی صورت می‌پذیرد. در این ترانزیستور، کانال می‌تواند با استفاده از گیت‌های مختلف کنترل شود. کانال ترانزیستور یک نانو سیم از جنس سیلیسیوم می‌باشد. این ترانزیستور دارای سه گیت مجزای آلومنیومی می‌باشد. دو گیت از این سه گیت، ورودی‌های تابع و گیت دیگر که گیت کنترلی نامیده می‌شود، وظیفه تعیین نوع وارونگر سه ارزی را برعهده دارد. پس از این مقدمه در قسمت بعدی ساختار مداری طراحی شده، ارائه می‌گردد و بعد از آن نتایج شبیه‌سازی بحث می‌شود. در نهایت نتیجه‌گیری ارائه می‌شود.

۲- طراحی وارونگر سه ارزی

۲-۱- وارون گر سه ارزی

وارون گر سه ارزی دارای یک ورودی x و سه خروجی y_0 ، y_1 و y_2 می باشد که بصورت زیر تعریف می شوند [۶-۷]:

$$y_0(x) = \begin{cases} 2 & \text{if } x = 0 \\ 0 & \text{if } x \neq 0 \end{cases} \quad (1)$$

$$y_1(x) = 2 - x$$

$$y_2(x) = \begin{cases} 0 & \text{if } x = 0 \\ 2 & \text{if } x \neq 0 \end{cases}$$

بنابراین با توجه به روابط (۱)، پیاده سازی وارون گر سه ارزی به سه وارون گر نیاز دارد که به ترتیب وارونگر سه ارزی منفی (NTI) و وارونگر سه ارزی استاندارد (STI) تقسیم و وارونگر سه ارزی مثبت (PTI) نامیده می‌شوند که تابع آنها مطابق رابطه (۱) به ترتیب برابر $y_0(x)$ ، $y_1(x)$ و $y_2(x)$ می باشد. جدول درستی این سه وارونگر در جدول (۱) آورده شده است.

جدول (۱): جدول درستی گیت وارونگر در منطق سه ارزی


Input X	STI	PTI	NTI
۰	۲	۲	۲
۱	۱	۲	۰
۲	۰	۰	۰

اخیراً منطق سه ارزی توجه زیادی را به خود جلب کرده است. این به خاطر مزایایی است که این منطق نسبت به منطق دو دویی دارد. در واقع به دلیل کاهش عملیات ریاضی در منطق سه ارزی در مقایسه با منطق دو ارزی، سطح تراشه و توان مصرفی کاهش می‌یابد [۱]. مطالعات وسیعی بر روی طراحی و پیاده سازی وارونگرها در منطق CMOS صورت گرفته است. دو نوع طراحی برای گیت‌های سه ارزی در منطق CMOS وجود دارد. یکی از آنها مبتنی بر مد جریان و دیگری مبتنی بر مد ولتاژ [۲] می‌باشد. مدارهای مد ولتاژ مبتنی بر CMOS های دارای چند ولتاژ آستانه طراحی می‌شوند. همچنین اخیراً ادوات جدیدی برای پیاده سازی این نوع از گیت‌ها، ارائه شده است. برخی از این ادوات با استفاده از تکنولوژی اتوماتای سلولی کوانتومی طراحی شده است [۳]. همچنین ادوات تک الکترونی برای طراحی سلول‌های حافظه چند سطحی پیشنهاد شده است [۴]. اخیراً طراحی‌هایی مبتنی بر ترانزیستورهای نانولوله‌ای کربنی انجام گرفته است [۵]. از بین طراحی‌هایی که بر مبنای نانولوله کربنی صورت گرفته است، روش اول از بارمنبع جریان و خانواده منطقی نوع شبه nFET [۶] و روش خانواده منطقی مکمل با بار دیودی [۷]، بیشتر مورد بررسی قرار گرفته‌اند. در این روش از خاصیت وابستگی ولتاژ آستانه به قطر نانولوله جهت پیاده‌سازی منطق سه ارزی استفاده شده است. در مرجع [۸]، از یک ترانزیستور تونلی در تکنولوژی CMOS برای طراحی گیت‌های سه ارزی استفاده شده است. بر خلاف روشهای مرسوم که بر پایه ترانزیستورها با ولتاژ آستانه متفاوت طراحی می‌شوند، در این روش تنها از یک ولتاژ آستانه استفاده شده است. در این روش سطح سوم ولتاژ با استفاده از جریان حالت خاموشی با منشا تونل‌زنی باند به باند، ایجاد می‌گردد. در مرجع [۹]، از Graphene barristor (GB) برای طراحی گیت‌های سه ارزی استفاده شده است. در این طراحی، ولتاژ آستانه GB بوسیله ارتفاع سد شاتکی قابل کنترل است. در این مرجع، وارون‌ساز سه ارزی با استفاده از شش GB طراحی شده است که دارای ولتاژهای آستانه متفاوت می‌باشند. همچنین در این مقاله مشخصات این نوع از گیت‌ها با گیت‌های مبتنی بر نانو لوله‌های کربنی مقایسه شده است. در مرجع [۱۰]، از یک ترانزیستور نانو نوار گرافنی برای طراحی گیت‌های سه ارزی استفاده شده است که در مشخصه خود دارای دو شیب تفاضلی منفی می‌باشد. با اتصال سری دو نوع از این ترانزیستورها، اینورتر سه ارزی قابل پیاده سازی می‌باشد. پس از تعریف مشخصه جریان در نرم افزار HSPICE، مدارهایی نیز برای طراحی گیت‌های ترکیبی NAND و NOR پیشنهاد شده است. در مرجع [۱۱] از نانو نوار گرافنی با عرض‌های متفاوت برای پیاده سازی گیت‌های منطقی سه ارزی استفاده شده است. این طراحی بر پایه وابستگی ولتاژ آستانه ترانزیستور نانوروبان گرافنی به عرض گرافن طراحی شده است.

۲-۲- ترانزیستور نانوسیم

نانو سیم‌های سیلیسیومی دارای ساختار تک بلوری هستند و ضخامت آنها تنها چند نانومتر است [۱۲]. همچنین هدایت آنها بوسیله اضافه کردن ناخالصی بخشنده و یا پذیرنده قابل کنترل است. نانو سیم‌ها به دلیل کاربرد آنها در ادوات الکترونیکی مانند سلول‌های خورشیدی [۱۳]، ترانزیستورهای اثرمیدانی [۱۴] و زیست حسگرها [۱۵]، مورد توجه زیادی قرار گرفته است. محدودیت دوبعدی در نانوسیم‌های سیلیسیومی به دلیل قوی شدن آثار کوانتومی، منجر به تغییر خواص آن در مقایسه با توده سیلیسیوم می‌شود. بدلیل ایجاد آثار کوانتومی، کوچکتر شدن ضخامت نانوسیم موجب افزایش گاف انرژی و جرم موثر الکترون و حفره می‌گردد [۱۶]. بازدهی ترموالکتریک نانو سیم‌های سیلیسیومی به دلیل نزدیکی سایز آنها با مسیر آزاد میانگین فونون، بیشتر از توده سیلیسیومی می‌باشد. در ضمن، باتوجه به نزدیک بودن سایز زیست مولکول‌ها به نانوسیم‌ها و همچنین نسبت سطح به حجم بالا، آنها مناسب برای کاربردهای حسگری نیز هستند.

شکل سه بعدی و نمای کناری ترانزیستور پیشنهادی، به ترتیب در شکل ۱-الف و ۱-ب نشان داده شده است. کانال ترانزیستور از جنس سیلیسیوم می‌باشد که مقدار عرض و ضخامت آن ۷ نانومتر و مقدار طول آن برابر ۳۲ نانومتر است. این کانال بوسیله اکسیدسیلیسیوم احاطه شده است و سه گیت مجزا از جنس آلومنیوم روی آن اکسید قرار گرفته است. مقدار ضخامت اکسید برابر یک نانومتر می‌باشد. مقدار چگالی ناخالصی فسفر کانال برابر $5 \times 10^{19} / \text{cm}^3$ (نوع n) می‌باشد. در نهایت کل این ساختار بر روی یک اکسید سیلیسیوم ضخیم قرار گرفته شده است. در این ساختار گیت بالای کانال (Gate_0) وظیفه تعیین نوع وارونگر و گیت‌های کناری (Gate_1) و (Gate_2) ورودی‌های تابع منطقی می‌باشند.




شکل (۱): (الف) شکل سه بعدی و (ب) نمای کناری از یک ترانزیستور نانوسیمی با سه گیت مجزا

۳-۲- مدار پیشنهادی مبتنی بر ترانزیستور نانوسیم

مدار پیشنهادی در شکل (۲) نمایش داده شده است. در این مدار از ترانزیستور نانوسیم استفاده شده است. این ترانزیستور دارای سه

ورودی گیت می‌باشد. گیت شماره صفر (Gate_0) گیت کنترلی نامیده می‌شود. این گیت وظیفه تعیین نوع وارونگر را برعهده دارد. در صورتیکه $V_{G0} = -1V$ باشد، وارونگر از نوع NTI خواهد بود. در شرایط $V_{G0} = -3V$ وارونگر از نوع STI و در حالت $V_{G0} = -4V$ وارونگر از نوع PTI می‌باشد.



شکل (۲): مدار پیشنهادی جدید برای پیاده‌سازی وارونگر


باتوجه به مدار یکی از ورودی‌ها مستقیماً به (Gate_2) وصل می‌باشد و ورودی دیگر ترانزیستور از مدار جانبی سمت چپ گرفته می‌شود. در این مدار $V_{DC1} = 0.25V$ و $V_{DC2} = 1V$ می‌باشد. مشخصه ورودی-خروجی مدار جانبی در داخل بلوک بیان شده است.

۴-۲- روش شبیه‌سازی


شبیه‌سازی بوسیله کد نرم افزاری سیلواکو انجام شده است [۱۷]. مدل استفاده شده یک مدل نیمه کلاسیک می‌باشد. این مدل بر مبنای حل خودسازگار معادله شرودینگر دوبعدی عمود بر مسیر کانال برای در نظر گرفتن آثار کوانتومی و حل معادلات تک بعدی انتقال رانش-نفوذ و پیوستگی در مسیر کانال می‌باشد. این معادلات با استفاده از روش Sharfetter-Gummel گسسته‌سازی شده است. فلوچارت شبیه‌سازی در شکل (۳) نشان داده شده است. در ابتدا پتانسیل الکتریکی اولیه با حل معادله لاپلاس بدست می‌آید و سپس انرژی نوار باند هدایت به آن اضافه می‌گردد. در این کد، نوار باند هدایت بصورت پله‌ای در مرز سیلیسیوم و اکسید سیلیسیوم تغییر می‌کند و مقدار ارتفاع سد پتانسیل برابر اختلاف وابستگی الکترون بین سیلیسیوم و اکسید سیلیسیوم می‌باشد. معادله شرودینگر دوبعدی در جهت عمود بر کانال (جهت y,z) در هر نقطه x حل می‌گردد. با حل معادله شرودینگر، مقدار ویژه‌های انرژی E_i و توابع موج الکترون ψ_i بدست می‌آید. چگالی الکترون از رابطه زیر محاسبه می‌شود [۱۹]:

$$n = 2 \frac{\sqrt{kTm}}{h} \sum_{i=0}^{\infty} |\psi_i|^2 F_{-1/2} \left(\frac{E_{Fn} - E_i}{KT} \right) \quad (2)$$


مشخصه مطابق شکل (۴) می‌شود. خارج از این بازه منحنی به شیب معمول خود ادامه می‌دهد.



شکل (۴): مشخصه انتقالی ولتاژ برای گیت STI




شکل (۵): مشخصه انتقالی ولتاژ برای گیت PTI



شکل (۶): مشخصه انتقالی ولتاژ برای گیت NTI

در این رابطه n چگالی الکترون و E_{Fn} انرژی تراز شبه فرمی الکترون می‌باشد. $F_{-1/2}$ تابع انتگرال فرمی دیراک از مرتبه $-1/2$ می‌باشد [۱۹]. طبق رابطه (۲) برای محاسبه چگالی الکترون به انرژی تراز شبه فرمی الکترون E_{Fn} نیاز داریم. مقدار انرژی تراز شبه فرمی الکترون از حل معادله تک بعدی نفوذ-رانش و معادله پیوستگی در راستای کانال (جهت x) محاسبه می‌گردد. با یافتن چگالی الکترون، میدان الکتریکی و توزیع پتانسیل از حل معادله پواسن بدست می‌آید. این توزیع پتانسیل با پتانسیل لبه باند هدایت جمع می‌گردد تا پتانسیل کل بدست آید و این حلقه تکرار می‌گردد تا همگرایی صورت پذیرد. روی گیت‌ها شرط مرزی دریکله و روی نواحی سورس و درین شرط مرزی نیومن اعمال شده است. در فلوچارت شکل (۳)، μ_n قابلیت تحرک الکترون، q بیانگر بار الکترون، k ثابت بولتزمن، T دمای محیط، E_c انرژی لبه باند هدایت، m برابر جرم الکترون، E برابر انرژی الکترون، ψ گویای تابع موج الکترون، $\hbar$ ثابت پلانک کاهش یافته، N_d چگالی ناخالصی دهنده، $\mathcal{E}$ ثابت گذردهی خلا و V پتانسیل الکتریکی می‌باشد. مش‌بندی بصورت یکنواخت می‌باشد و فاصله نقاط در راستای x برابر 1 نانومتر است، درحالی‌که این فاصله در راستای y و z برابر 0.25 نانومتر می‌باشد.



شکل (۳): فلوچارت شبیه‌سازی

۳- نتایج و بحث

۳-۱- بررسی مشخصه

در مدار شکل (۲) مقدار $V_{DD}=2V$ و $V_{DC1}=0.25V$ می‌باشد. یکی از ورودی‌های ترانزیستور مستقیماً از ولتاژ ورودی V_{in} گرفته می‌شود و ورودی دیگر از مدار جانبی گرفته می‌شود. در صورتیکه ولتاژ ورودی بین $0.25V$ و $0.25V$ باشد، خروجی مدار جانبی برابر صفر می‌باشد. صفر شدن یکی از ورودی‌های ترانزیستور، منجر به کم شدن شیب

جدول (۲): حاشیه نویز برای گیت های وارونگر STI (بر حسب mV)

روش پیاده سازی	NM ₀	NM ₁ ⁻	NM ₁ ⁺	NM ₂	V _{FS}	$\frac{\sum NM}{V_{FS}}$
نقطه کوانتومی [۳]	۵۵	۵۰	۵۰	۵۰	۰/۵	۰/۴۲
خانواده شبه nFET با بار منبع جریان [۶]	۱۶۹	۱۰۰	۱۴۲	۲۳۳	۱	۰/۶۴
منطقی مکمل بار دیودی [۷]	۲۳۴	۹۷	۹۵	۲۳۶	۱	۰/۶۶
ترانزیستور تونلی [۸]	۱۶۰	۱۱۰	۱۲۱	۱۵۴	۱	۰/۵۴
Graphene [۹barristor]	۱۵۳	۱۳۶	۱۴۱	۱۵۱	۱	۰/۵۸
ترانزیستور اثر میدانی با مقاومت دیفرانسیل منفی [۱۰]	۱۸۳	۱۴۲	۱۷۳	۱۱۹	۱	۰/۶۲
نانو نوار گرافنی [۱۱]	۲۱۵	۱۲۶	۱۱۷	۲۲۵	۱	۰/۶۸
مدار پیشنهادی در این مقاله مبتنی بر نانو سیم	۵۱۸	۲۳۰	۲۵۴	۴۶۶	۲	۰/۷۳

در این طراحی مقدار کل رنج کامل ولتاژ (V_{FS}) برابر ۲ ولت می باشد. برای یک مقایسه صحیح با تحقیقات قبلی، جمع کل حاشیه های نویز $\sum NM$ بر (V_{FS}) تقسیم شده است و در ستون آخر جدول (۲) برای هر طراحی محاسبه شده است. این پارامتر نشان می دهد که چند درصد از کل بازه در برابر نویز تحمل پذیر است. مقدار این پارامتر در طراحی این مقاله برابر، ۰/۷۳۴ می باشد که نسبت به طراحی های قبلی بالاتر است. بنابراین از نظر نویز، دارای مشخصه بهتری نسبت به کارهای قبلی می باشد.

۳-۳- بررسی و مقایسه توان مصرفی

در این قسمت توان مصرفی استاتیک محاسبه شده و با تحقیقات قبلی مقایسه می شود. نحوه محاسبه توان مصرفی استاتیک بصورت حاصل ضرب مقدار منبع ولتاژ در جریان آن می باشد. در شکل (۷)، میزان توان مصرفی گیت های وارونگر STI، NTI و PTI بر حسب ولتاژ ورودی رسم شده است. از شکل (۷) فهمیده می شود که بیشترین توان مصرفی در حالت NTI و کمترین توان مصرفی در حالت PTI می باشد. در جدول (۳) میزان متوسط توان مصرفی با کارهای قبلی مقایسه شده است. در این حالت روی کل بازه ورودی متوسط گیری شده است. با توجه به جدول (۳)، توان مصرفی در رنج کارهای گذشته است.

لازم به ذکر است که این تغییرات شیب در حالت $V_{G0} = -3V$ که مربوط به حالت STI می باشد، نسبت به حالت های PTI و NTI که در آن ورودی به ترتیب برابر $V_{G0} = -4V$ و $V_{G0} = -2V$ می باشد، قابل محسوس تر است. در واقع در حالت $V_{G0} = -4V$ ، (حالت PTI)، مقاومت کانال بالا می باشد و مدار جانبی اثر شایانی بر مشخصه ندارد. همچنین در حالت $V_{G0} = -2V$ ، (حالت NTI)، مقاومت کانال بسیار کم می باشد و در این حالت نیز مدار جانبی اثر شایانی رو تغییر شیب مشخصه ندارد.

۲-۲- بررسی نویز

حاشیه نویز معیاری برای تحمل پذیری نویز در یک مدار منطقی می باشد و در وارونگر منطق سه ارزشی (STI) چهار حاشیه نویز تعریف می شود. حاشیه نویز NM_0 برای منطق صفر و دو حاشیه نویز NM_1^+ و NM_1^- برای منطق یک و همچنین NM_2 برای منطق دو، بصورت زیر تعریف می شوند.

$$NM_0 = V_{I0} - V_{O0} \quad (۳)$$

$$NM_1^- = V_{O1}^- - V_{I1}^- \quad (۴)$$

$$NM_1^+ = V_{I1}^+ - V_{O1}^+ \quad (۵)$$

$$NM_2 = V_{O2} - V_{I2} \quad (۶)$$

$V_{I0}(V_{I1}^+)$ = بیشترین ولتاژ ورودی که هنوز می تواند به عنوان صفر (یک) تلقی گردد.

$V_{I2}(V_{I1}^-)$ = کمترین ولتاژ ورودی که هنوز می تواند به عنوان دو (یک) تلقی گردد.

$V_{O0}(V_{O1}^+)$ = بیشترین ولتاژ خروجی هنگامی که خروجی در منطق صفر (یک) است.

$V_{O2}(V_{O1}^-)$ = کمترین ولتاژ خروجی هنگامی که خروجی در منطق دو (یک) است.

در این قسمت حاشیه های نویز مدار پیشنهادی بوسیله ترانزیستور نانو سیم با کارهای اصلی که قبلا بر روی گیت های سه ارزشی بیان شده است، مقایسه شده و در جدول (۲) گردآوری شده است. تحقیقات گذشته اصلی شامل طراحی گیت منطقی سه ارزشی با استفاده از نقاط کوانتومی [۳]، خانواده شبه nFET با بار منبع جریان [۶]، طراحی منطقی مکمل با بار دیودی [۷]، ترانزیستور تونلی [۸]، Graphene barrister [۹]، اثر میدانی دارای مقاومت دیفرانسیل منفی [۱۰] و نانو نوار گرافنی [۱۱] می باشد.


بیشتری نسبت به نانو نوار گرافنی استفاده شده در مراجع [۱۰-۱۱] است، جریان عبوری کمتری در مقایسه با آنها دارد و به همین دلیل توان پایین‌تری را مصرف می‌کند. با توجه به مزایای استفاده از حافظه‌های سه ارزشی [۲۰]، پیشنهاد می‌شود از این نوع ترانزیستور نانو سیم برای طراحی حافظه‌های سه ارزشی استفاده گردد. همچنین با توجه به اثر دماهای منفی بر پایداری افزاره‌های نانومتری چندگیتی [۲۱]، بررسی پایداری این وارونگر در دماهای مختلف پیشنهاد می‌گردد.

۴- نتیجه‌گیری

در این تحقیق بوسیله ترانزیستور نانوسیم، یک گیت وارونگر جدید با قابلیت پیاده‌سازی STI، NTI و PTI در یک مدار، طراحی شده است. نوع تابع وارونگر فقط با تغییر سطح ولتاژ گیت صفر و بدون تغییر سخت افزار امکان پذیر است. شبیه سازی بر مبنای معادلات شرودینگر-پواسن انجام شده است. نتایج نشان می‌دهد که $73/4\%$ تحمل‌پذیری نویز وجود دارد که نسبت به کارهای مشابه بیشتر است همچنین توان مصرفی کمتری در مقایسه با طراحی‌های مبتنی بر نقطه کوانتومی، اثر میدانی با مقاومت دیفرانسیلی منفی و نانو نوار گرافنی دارد.

مراجع:

- [1] P. C. Balla and A. Antoniou, "Low power dissipation MOS ternary logic family IEEE J. Solid-State Circuits, 19, 739-749, 1984.
- [2] Y. Yasuda, Y. Tokuda, S. Taima, K. Pak, T. Nakamura, and A. Yoshida, "Realization of quaternary logic circuits by n-channel MOS devices," IEEE J. Solid-State Circuits, 21, 162-168, 1986.
- [3] S. Karmakar, J. Chandy, F. Jain, "Design of Ternary Logic Combinational Circuits Based on Quantum Dot Gate FETs" IEEE Transactions on VLSI Systems, 21, 793-806, 2013.
- [4] N. Syed, C. Chen, "Low-power multiple-valued SRAM logic cells using single-electron devices", Nanotechnology (IEEE-NANO), pp.1-4, 2012 12th IEEE Conference on, Aug.20-23, 2012.
- [5] A. Raychowdhury and K. Roy, "Carbon-nanotube-based voltage-mode multiple-valued logic design" IEEE Trans. Nanotechnology, 4, 168-179, 2005.
- [6] L. Jinghang, L. Chen, J. Han, and F. Lombardi, "Design and Evaluation of Multiple Valued Logic Gates using Pseudo N-type Carbon Nanotube FETs." IEEE Transactions on Nanotechnology, 13, 695-708, 2014.
- [7] S. Lin, Y. Kim and F. Lombardi, "CNTFET-Based Design of Ternary Logic Gates and Arithmetic Circuits," IEEE Transactions on Nanotechnology, 10, 217-225, 2011.
- [8] J.W. Jeong, Y.E. Choi, W.S. Kim, J.H. Park, S. Shin, K. Lee, J.C. Seong, and K.R. Kim, "Tunneling -based ternary metal-oxide-semiconductor technology" Nature electronics, 2, 307-312, 2019.
- [9] S. Heo, S. Kim, K. Kim, H. Lee, S. Kim, Y. J. Kim, S. M. Kim, H. I. Lee, S. Lee, K. R. Kim, S. Kang, and B. H. Lee, "Ternary Full Adder Using Multi-Threshold Voltage Graphene Barristers" IEEE Electron Devices Letters, 39, 1948-1961, 2018.



شکل (۷): مصرف توان استاتیکی در گیت‌های مختلف

جدول (۳): متوسط توان مصرفی استاتیک گیت‌های وارونگر بر حسب

روش پیاده سازی	STI	PTI	NTI
نقطه کوانتومی [۳]	۱۸۰	۱۴۷	۲۵۱
خانواده شبه nFET با بار منبع جریان [۶]	۳۲۰	۲۲۵	۳۲۱
منطقه مکمل بار دیودی [۷]	۲۹۰	۲۲۸	۴۱۸
ترانزیستور تونلی [۸]	۳۵۱	۳۱۴	۵۴۴
Graphene barrister [۹]	۲۳۰	۱۶۰	۲۵۰
ترانزیستور اثر میدانی با مقاومت دیفرانسیلی منفی [۱۰]	۸۵۰	۶۵۴	۹۴۰
نانو نوار گرافنی [۱۱]	۲۳۹	۱۱۷	۶۱۴
مدار پیشنهادی در این مقاله مبتنی بر نانو سیم	۳۲۱	۲۱۶	۵۲۴

از مقایسه نتایج گردآوری شده در جدول (۳) دریافت می‌شود که میزان توان مصرفی در طراحی صورت گرفته در این مقاله، نسبت به طراحی‌های مبتنی بر ترانزیستور تونلی [۸]، اثر میدانی دارای مقاومت دیفرانسیل منفی [۱۰] و نانو نوار گرافنی [۱۱] کاهش یافته است ولی نسبت به طراحی‌های دیگر ذکر شده در جدول بیشتر است. در واقع با توجه به اینکه نانوسیم سیلیسیومی دارای گاف انرژی

- [10] Y. Ji, S. Chang, H. Wang, Q. Huang, J. He, and F. Yi, "Multi-valued logic design methodology with double negative differential resistance transistors" *IET Micro & Nano Letters*, 12, 738-743, 2017.
- [11] Z.T. Sandhie, F.U. Ahmed, and M. Chowdhury, "GNRFET based Ternary Logic-Prospects and Potential Implementation", 2020 IEEE 11th Latin American Symposium on Circuits & Systems (LASCAS) 1-4, IEEE 2020.
- [12] J. Ramanujam, D. Shiri, and A. Verma. "Silicon nanowire growth and properties: a review." *Materials Express*, 1, 105-126, 2011.
- [13] E. Garnett, and Y. Peidong "Light trapping in silicon nanowire solar cells" *Nano letters* 10, 1082-1087, 2010.
- [14] N. Singh *et al.*, "Observation of Metal-Layer Stress on Si Nanowires in Gate-All-Around High- κ /Metal-Gate Device Structures " *IEEE Electron Device Letters*, 28, 558-561, 2007.
- [15] G. Zheng, X. Gao, and C.M. Lieber. "Frequency domain detection of biomolecules using silicon nanowire biosensors." *Nano letters* 10, 3179-3183, 2010.
- [16] D. Ma, C.S. Lee, F.C.K Au., S.Y. Tong, and S.T. Lee, "Small-diameter silicon nanowire surfaces " *Science*, 299, 1874-1877, 2003.
- [17] Manual, ATLAS User'S. "Silvaco Int." *Santa Clara, CA* 5 (2008).
- [18] H. Ilati, M.R. Ashrafi, S. khorasani "Simulation and optimization of nanoscale HEMTs with finite elements method" *Arxiv e-prints*, 1-8, 2011.
- [19] J. Mateos, T. Gonzalez, D. Pardo, V. Hoel, H. Happy, and A. Cappy, "Improved Monte Carlo Algorithm for the simulation of δ -doped AlInAs/GaInAs HEMT's", *IEEE Transactions on Electron Devices*, 47, 250-253, 2000
- [۲۰] توحیدی مریم، مولایی زاده سیده فاطمه، گندم کار مجتبی، "تأثیر ترانزیستورهای DTMOS بر عملکرد یک سلول حافظه CAM سه ارزشی مبتنی بر ممیستور در کاربردهای توان پایین." *مجله مهندسی برق و الکترونیک ایران*، سال هجدهم، شماره اول، بهار ۱۴۰۰
- [۲۱] قبادی نیره، کوشا علی افضلی، "بررسی و مدل سازی اثر ناپایداری در دمای بالا و بایاس منفی (NBTI) و تزریق حامل های پر انرژی (HCI) در افزاره های چندگیتی نانومتری" *مجله مهندسی برق و الکترونیک ایران*، سال دوازدهم، شماره دوم، پائیز ۱۳۹۴