

ارائه یک ساختار جدید چند طبقه‌ای برای اینورترهای منبع امپدانسی

محسن حسن‌بابای نوزادیان^۱ ابراهیم بابائی^۲

۱- دانشجوی دکتری - دانشکده مهندسی برق و کامپیوتر - دانشگاه تبریز - تبریز - ایران

m.hasanbabayi@tabrizu.ac.ir

۲- استاد - دانشکده مهندسی برق و کامپیوتر - دانشگاه تبریز - تبریز - ایران

e-babaei@tabrizu.ac.ir

چکیده: در این مقاله یک نوع اینورتر منبع امپدانسی چند طبقه با قابلیت ضربی افزایش ولتاژ بالا ارائه می‌شود. ساختار پیشنهادی با بهره‌گیری از ترکیب یک منبع ولتاژ ورودی و شبکه‌های منبع امپدانسی عمل افزایش ولتاژ را انجام می‌دهد. با توجه به قابلیت افزایش ولتاژ در رنج وسیع، مقاومت خوب در برابر نویز الکترومغناطیسی و نیز مصنوبیت در برابر (ST)، این مبدل کاربرد فراوانی در سیستم‌های PV، سلول سوختی (Fuel Cell)، انرژی باد و سیستم‌های UPS می‌تواند داشته باشد. روش کنترل PWM مناسب برای اینورتر پیشنهادی نشان داده می‌شود. تحلیل تئوری حالت دو طبقه و N طبقه ساختار پیشنهادی برای مدهای کاری ST و غیر ST انجام می‌شود. بررسی موردی میزان تلفات با افزایش تعداد طبقات نشان داده شده و مزایا و معایب افزایش تعداد طبقات مشخص می‌شوند. هم‌چنین، مقایسه‌ای بین ساختار پیشنهادی با اینورترهای منبع امپدانسی مرسوم ارائه می‌شود. به منظور بررسی صحت عمل کرد ساختار پیشنهادی، از نتایج شبیه‌سازی به دست آمده از نرم‌افزار PSCAD/EMTDC استفاده می‌شوند.

کلمات کلیدی: اینورتر منبع امپدانسی، اینورتر منبع امپدانسی چند طبقه، اینورتر افزاینده کلیدزنی شده

تاریخ ارسال مقاله: ۱۳۹۴/۰۲/۰۱

تاریخ پذیرش مشروط مقاله: ۱۳۹۵/۰۸/۰۶

تاریخ پذیرش مقاله: ۱۳۹۵/۱۲/۱۵

نام نویسنده‌ی مسئول: دکتر ابراهیم بابائی

نشانی نویسنده‌ی مسئول: ایران، تبریز، بلوار ۲۹ بهمن، دانشگاه تبریز، دانشکده مهندسی برق و کامپیوتر



۱- مقدمه

بیشتر مزایای ZSI را دارد ولی با این وجود ضریب افزایش ولتاژ آن بسیار پایین می‌باشد. به منظور بهبود ضریب افزایش ولتاژ ساختار SBI ساختارهای جدیدی در مراجع [۱۴-۱۵] برای اینورتر افزاینده کلیدزنی شده ارائه شده‌اند.

در برخی دیگر از مقالات به منظور دستیابی به ضریب افزایش ولتاژ بالا ساختارهای توسعه یافته مانند ساختارهای کاسکاد (آبشاری) یا ساختارهای دارای ترانس ارائه شده‌اند. در مرجع [۱۶] اینورتر منبع امپدانسی با سلول سلف کلیدزنی شده (LZSI)^۱ ارائه شده است که با حذف خازن‌های اینورتر منبع امپدانسی با استفاده از سلول سلف کلیدزنی شده ولتاژ را افزایش می‌دهد. در مرجع [۱۷] ساختار توسعه یافته برای اینورتر شبه منبع امپدانسی ارائه شده است. در این ساختار با اضافه کردن طبقات سلفی و خازنی بهره ولتاژ افزایش می‌یابد. در مرجع [۱۸] یک اینورتر منبع امپدانسی مجهر به ترانسفورماتور سری ارائه شده است. در مرجع [۱۹] مدار ترانسفورماتور حذف شده و از شبکه سلف و خازن کلیدزنی شده استفاده شده است. در مرجع [۲۰] PV از اینورترهای شبه منبع امپدانسی آبشاری در مجموعه مازول‌های استفاده شده است. با وجود این که این ساختار نیاز به گین ولتاژ بالا ندارد و نیز کیفیت توان خروجی در آن خوب می‌باشد ولی به ازای هر شبکه امپدانسی به یک اینورتر تمام پل نیاز دارد که یک ایراد محض می‌شود. هم چنین بازده این ساختار پایین می‌باشد.

با توجه به این که در سیستم‌های انرژی تجدیدپذیر [۲۱-۲۲] ولتاژ تولیدی معمولاً در رنج پایینی می‌باشد می‌باشد این کمبود به نوعی جبران شود. به طور مثال در سیستم‌های خورشیدی لازمه تولید برق در رنج وسیع ولتاژ، استفاده از تعداد مازول‌های زیاد به صورت سری می‌باشد که این هزینه تمام شده تولید انرژی الکتریکی را افزایش می‌دهد. برای حل این مشکل در این مقاله، یک اینورتر منبع امپدانسی چند طبقه به منظور دست‌یابی به سطح ولتاژ بالاتر پیشنهاد می‌شود. ساختار پیشنهادی متشکل از چندین شبکه افزاینده کلیدزنی شده به همراه یک جزء الکترونیک قدرت مشترک می‌باشد. این مبدل قابلیت استفاده در سطوح کم ولتاژ تولیدی توسط PV را دارد و این امکان را می‌دهد که از انرژی خورشیدی یا هر منبع ولتاژ با رنج کم را به راحتی در مصارف خانگی نیز استفاده کرد. در ادامه تحلیل عمل کرد ساختار پیشنهادی در دو مد کاری ST و غیر ST ارائه می‌شود.

۲- ساختار پیشنهادی دو طبقه

مدار قدرت ساختار پیشنهادی در حالت دو طبقه در شکل (۱) نشان داده شده است. این ساختار متشکل از دو شبکه منبع امپدانسی و یک کلید الکترونیک قدرت (S_3) می‌باشد که در نهایت توسط یک اینورتر به بار وصل می‌شود. اینورتر استفاده شده می‌تواند تک فاز و یا سه فاز باشد که در شکل (۱) نوع تک فاز آن استفاده شده است. هر کدام از شبکه‌های منبع امپدانسی از یک کلید الکترونیک قدرت (S_1 یا S_2 ، یک خازن (C_1 یا C_2 ، یک سلف (L_1 یا L_2

با توجه به نیاز روز افزون به انرژی الکتریکی، بشر به دنبال تولید برق از راههای مختلف می‌باشد و با در نظر گرفتن محدوده بودن منابع سوخت‌های فسیلی و خطرات ناشی از سوخت هسته‌ای، استفاده از منابع انرژی تجدیدپذیر یکی از روش‌های مناسب برای تولید برق می‌باشد. به منظور استفاده از این منابع، تجهیزات واسطه مورد نیاز است که آن‌ها را به انرژی الکتریکی قابل قبول تبدیل کنند. یکی از مهم‌ترین این تجهیزات، مبدل‌های الکترونیک قدرت می‌باشند که به منظور افزایش و یا کاهش سطح ولتاژ، کنترل کیفیت توان، کاهش هارمونیک‌ها، تبدیل ولتاژ dc به ac و یا بالعکس و غیره در این سیستم‌ها استفاده می‌شوند.

از جمله مبدل‌های پرکاربرد در این زمینه مبدل‌های dc/ac می‌باشند. در این بین، اینورترهای منبع امپدانسی جزو مبدل‌های با بازده نسبتاً خوب می‌باشند و کاربرد آن‌ها روز به روز افزایش می‌یابد. در مرجع [۱] "اینورتر منبع امپدانسی (ZSI)"^۲ مرسوم ارائه شده است که از یک شبکه امپدانسی X شکل تشکیل شده است. اینورتر منبع امپدانسی مرسوم با بهره‌گیری از خاصیت ST عمل افزایش ولتاژ را انجام می‌دهد.

با گسترش استفاده از اینورترهای منبع امپدانسی ساختارها و روش‌های مختلفی برای بهبود عمل کرد این مبدل‌ها ارائه می‌شود [۲-۵]. مبدل‌های منبع امپدانسی هم‌چنین می‌توانند به عنوان یک مبدل dc/dc [۶-۸] و یا به عنوان یک اینورتر منبع امپدانسی نیم‌پل [۹] نیز به کار روند. شاخص‌های مختلفی برای بررسی این مبدل‌ها با توجه به نوع و کاربرد آنها در نظر گرفته می‌شود که از جمله این شاخص‌ها می‌توان به تعداد المان، تنش جریان و ولتاژ روی اجزا، ریپل جریان ورودی و ریپل ولتاژ خروجی، گستره عمل کرد برای چرخه کاری متفاوت و غیره اشاره کرد. در این بین یکی از مهم‌ترین ویژگی‌های اینورترهای منبع امپدانسی میزان افزایش و یا کاهش ولتاژ ورودی می‌باشد که منجر به ارائه ساختارهای مختلف برای اینورترهای منبع امپدانسی شده است. در مرجع [۱۰] "اینورتر شبه منبع امپدانسی (QZSI)" در چهار ساختار مختلف ارائه شده است. تعداد اجزای QZSI با ساختار ZSI یکسان بوده و ضریب افزایش آن‌ها نیز برابر می‌باشند. با این وجود هر دو ساختار توانایی تولید ولتاژ بالا در چرخه‌های کاری کم را ندارند. در مرجع [۱۱] "اینورتر منبع امپدانسی سری (SZSI)"، به منظور کاهش تنش ولتاژ روی خازن‌ها ارائه شده است. با وجود تنش ولتاژ پایین در SZSI تمام جریان عبوری از شبکه امپدانسی از خازن عبور می‌کند که موجب افزایش مقدار نامی آن می‌شود. در مرجع [۱۲] مدولاسیون اینورتر منبع امپدانسی با منبع جریان نشان داده شده است. در مرجع [۱۳] "اینورتر افزاینده کلیدزنی شده (SBI)" شده ارائه شده است. این ساختار دارای تعداد اجزای پسیو کمتری نسبت به اینورتر منبع امپدانسی مرسوم می‌باشد و

می‌گیرند. هم چنین خازن C_1 از طریق کلیدهای S_1 و S_3 در سلف L_1 دشارژ می‌شود. به همین ترتیب در طرف دیگر خازن C_2 از طریق کلید S_2 و پل اینورتر در سلف L_2 دشارژ می‌شود. جریان سلفها در این فاصله زمانی برابر با جریان دشارژ خازن‌ها می‌باشد. برای تحلیل مبدل در این مدار کاری با اعمال قانون KVL و KCL و با توجه به مدار معادل شکل (۳) می‌توان نوشت:

$$v_{L1} = v_{C1} \quad (1)$$

$$v_{L2} = v_{C2} \quad (2)$$

$$i_{C1} = -i_{L1} \quad (3)$$

$$i_{C2} = -i_{L2} \quad (4)$$

$$v_{dc1} = 0 \quad (5)$$

$$v_{dc2} = 0 \quad (6)$$

در روابط فوق، $(v_{L1} \text{ و } i_{L1})$ و $(v_{L2} \text{ و } i_{L2})$ ولتاژ و جریان سلفها، $(v_{C1} \text{ و } i_{C1})$ و $(v_{C2} \text{ و } i_{C2})$ ولتاژ و جریان خازن‌ها و v_{dc1} ولتاژ خروجی مبدل منبع امپدانسی طبقه دوم (یا ولتاژ ورودی پل اینورتر) می‌باشند. مبدل منبع امپدانسی طبقه دوم (یا ولتاژ ورودی پل اینورتر) می‌باشند. با صرف نظر از ریپل ولتاژ خازن و جریان سلف، روابط (۱) تا (۶) به صورت زیر تبدیل می‌شوند:

$$v_{L1} = V_{C1} \quad (7)$$

$$v_{L2} = V_{C2} \quad (8)$$

$$i_{C1} = -I_{L1} \quad (9)$$

$$i_{C2} = -I_{L2} \quad (10)$$

$$v_{dc1} = 0 \quad (11)$$


$$v_{dc2} = 0 \quad (12)$$

در روابط فوق، I_{L1}, V_{C1} و I_{L2}, V_{C2} به ترتیب نشان‌دهنده مقدار متوسط ولتاژ خازن‌ها و جریان سلفها می‌باشند.

۲-۲ عمل کرد مبدل در بازه زمانی $0 \leq t \leq D_{ST}T_s$


برای بازه زمانی $D_{ST}T_s \leq t \leq T_s$ ، اینورتر در حالت غیر ST بوده و کلیدهای S_1, S_2 و S_3 خاموش می‌باشند. پل اینورتر در این فاصله زمانی توسط یک منبع جریان مدل می‌شود که در مدار معادل شکل (۴) نشان داده شده است. در این حالت، منبع ولتاژ V_i و سلف L_1 از طریق طبقه اول مشترکاً طبقه دوم را تغذیه می‌کنند. خازن C_1 و سلف L_2 نیز مشترکاً اینورتر را تغذیه می‌کنند. خازن‌های C_1 و C_2 به ترتیب از طریق دیودهای D_{a1}, D_{a2}, D_{b1} و D_{b2} تغذیه می‌شوند. جریان سلفها در این فاصله زمانی برابر با مجموع جریان

و دو دیود (D_{a2} و D_{b1} و D_{a1}) تشکیل شده‌اند. کلیدهای S_1 و S_2 به طور هم زمان باهم روشن و خاموش می‌شوند که این کار کنترل آن‌ها را راحت‌تر می‌کند. هر کدام از مبدل‌های منبع امپدانسی به صورت جداگانه عمل افزایش ولتاژ را انجام می‌دهند و کلید S_3 نقش ایجاد اتصال کوتاه یا همان ST را برای طبقه اول دارد.



شکل (۱): مدار قدرت ساختار پیشنهادی در حالت دو طبقه


اگر مبدل افزاینده به صورت یک بلوک دیاگرام با نام S.B.B (Switched Boost Block) فرض کنیم ساختار پیشنهادی دو طبقه به شکل (۲) در می‌آید.



شکل (۲) : بلوک دیاگرام ساختار پیشنهادی در حالت دو طبقه

۲-۳ عمل کرد مبدل در بازه زمانی $0 \leq t \leq D_{ST}T_s$

ساختار پیشنهادی دارای عمل کرد ST برای مدت زمان T_s از یک دوره تناوب $D_{ST}T_s$ می‌باشد که در طول این فاصله زمانی یکی از دو ساق اینورتر اتصال کوتاه می‌شوند. کلیدهای S_1, S_2 و S_3 در طول این فاصله زمانی روشن می‌باشند. در مدار معادل شکل (۳) پل اینورتر توسعه یک اتصال کوتاه در طول این فاصله زمانی نشان داده شده است.



شکل (۳): مدار معادل ساختار پیشنهادی دو طبقه و در بازه زمانی


$$0 \leq t \leq D_{ST}T_s$$

با توجه به این که $V_{C1} > V_i$ و $V_{C2} > V_{C1}$ می‌باشد دیودهای D_{a1} و D_{b1} از بلوک منبع امپدانسی طبقه اول و دیودهای D_{a2} و D_{b2} از بلوک منبع امپدانسی طبقه دوم در حالت بیانس معکوس قرار



۳-۲-۳ نسبت تبدیل ولتاژ و جریان ساختار پیشنهادی در حالت دو طبقه

شکل (۵) شکل موج‌های مبدل را در حالت دائمی نشان می‌دهد.



شکل (۵): شکل موج‌های حالت دائمی ساختار پیشنهادی دو طبقه

با توجه به این که ولتاژ دو سر سلف‌ها در ساختار پیشنهادی در بازه زمانی $0 \leq t < D_{ST}T_s$ مقداری ثابت و مثبتی بوده و برابر با ولتاژ دو سر خازن‌ها می‌باشد لذا با توجه به شکل (۵) و نیز رابطه (۷)، رابطه جریان عبوری از سلف منبع امیدانسی طبقه اول با ولتاژ دو سر آن به صورت زیر خواهد بود:


$$i_{L1} = I_{LV1} + \frac{V_{C1}}{L_1} t \quad (26)$$

I_{LV1} حد پایین جریان سلف L_1 می‌باشد. برای بازه زمانی $D_{ST}T_s \leq t < T_s$ نیز به همین صورت با توجه به این که ولتاژ دو سر سلف L_1 دارای مقداری ثابت و منفی بوده لذا با توجه به شکل (۵) و رابطه (۲۰) خواهیم داشت:

$$i_{L1} = I_{LP1} + \frac{V_i - V_{C1}}{L_1} t \quad (27)$$

I_{LP1} حد بالای جریان سلف L_1 می‌باشد. در مورد مبدل منبع امیدانسی طبقه دوم و سلف L_2 نیز به ترتیب برای بازه‌های زمانی $D_{ST}T_s \leq t < T_s$ و $0 \leq t < D_{ST}T_s$ می‌توان نوشت:

شارژ خازن‌ها و جریان خروجی از مبدل منبع امیدانسی می‌باشند که به ترتیب i_{dc1} و i_{dc2} می‌باشند.



شکل (۶): مدار معادل ساختار پیشنهادی دو طبقه و در بازه زمانی

$$D_{ST}T_s \leq t \leq T_s$$

برای تحلیل مبدل در این مد کاری نیز با اعمال قانون KVL و KCL و با توجه به مدار معادل شکل (۶) می‌توان نوشت:

$$v_{L1} = V_i - V_{C1} \quad (13)$$

$$v_{L2} = v_{dc1} - V_{C2} \quad (14)$$

$$i_{C1} = i_{L1} - i_{dc1} \quad (15)$$

$$i_{C2} = i_{L2} - i_{dc2} \quad (16)$$

$$v_{dc1} = V_{C1} \quad (17)$$

$$v_{dc2} = V_{C2} \quad (18)$$

در این مد کاری با توجه به شکل (۶) مشخص است که جریان خروجی از مبدل منبع امیدانسی طبقه اول برابر با جریان سلف طبقه دوم می‌باشد بنابراین می‌توان نوشت:

$$i_{dc1} = i_{L2} \quad (19)$$

با جایگذاری مقادیر v_{dc1} و i_{dc1} به ترتیب از روابط (۱۷) و (۱۸) در روابط (۱۴) و (۱۵) و با صرف نظر کردن از ریپل ولتاژ خازن و جریان سلف، روابط (۱۳) تا (۱۸) به صورت زیر تبدیل می‌شوند:

$$v_{L1} = V_i - V_{C1} \quad (20)$$

$$v_{L2} = v_{dc1} - V_{C2} = V_{C1} - V_{C2} \quad (21)$$

$$i_{C1} = I_{L1} - I_{dc1} = I_{L1} - I_{L2} \quad (22)$$

$$i_{C2} = I_{L2} - I_{dc2} \quad (23)$$

$$v_{dc1} = V_{C1} \quad (24)$$

$$v_{dc2} = V_{C2} \quad (25)$$

در روابط فوق I_{dc1} جریان تزریقی به مبدل منبع امیدانسی طبقه دوم در بازه زمانی $(1 - D_{ST})T_s \leq t < T_s$ می‌باشد. همچنین I_{dc2} در بازه زمانی $T_s \leq t < (1 - D_{ST})T_s$ می‌باشد. کشیده شده توسط پل اینورتر در بازه زمانی $(1 - D_{ST})T_s \leq t < T_s$ می‌باشد.

طبقه بسیار بیشتر می‌شود. باید دقت کرد ضریب کاری D_{ST} نمی‌تواند از $5/0$ تجاوز کند. همان طور که در شکل (۶) مشخص است در یک ضریب کاری معین نسبت ولتاژ خروجی به ولتاژ ورودی اینورتر پیشنهادی بیشتر از حالت تک طبقه است و زمانی که $D_{ST} \geq 0.1$ این اختلاف به مراتب بیشتر می‌شود. به طور مثال زمانی که $D_{ST} = 0.4$ میزان افزایش ولتاژ در حالت تک طبقه و دو طبقه به ترتیب برابر ۳ و ۹ می‌باشند.

طبق قانون تعادل جریان، در حالت دائمی جریان عبوری از یک خازن در یک دوره تناوب برابر صفر می‌باشد به عبارت دیگر:

$$\int_0^{T_s} i_C dt = 0 \quad (34)$$

با جایگذاری مقدار i_{C1} از روابط (۹) و (۲۲) در رابطه فوق و ساده‌سازی آن خواهیم داشت:

$$\frac{I_{L1}}{I_{L2}} = \frac{1 - D_{ST}}{1 - 2D_{ST}} \quad (35)$$

به همین ترتیب برای به دست آوردن جریان عبوری از خازن C_2 عمل کرده لذا با توجه به روابط (۱۰)، (۲۳) و (۳۴)، نسبت جریان عبوری از سلف به جریان ورودی اینورتر برابر خواهد بود:

$$\frac{I_{L2}}{I_{dc2}} = \frac{1 - D_{ST}}{1 - 2D_{ST}} \quad (36)$$

با جایگذاری مقدار I_{L2} از رابطه (۳۵) در رابطه (۳۶) نسبت تبدیل جریان در حالت دو طبقه به دست خواهد آمد:

$$\frac{I_{dc2}}{I_{L1}} = \left(\frac{1 - 2D_{ST}}{1 - D_{ST}} \right)^2 \quad (37)$$

مقدار متوسط ولتاژ لینک dc طبقه اول (V_{dc1}) از رابطه زیر به دست می‌آید:

$$V_{dc1} = \frac{1}{T_s} \int_0^{T_s} v_{dc1} dt \quad (38)$$

با جایگذاری مقدار v_{dc1} از روابط (۱۱) و (۲۴) در رابطه فوق و با ساده‌سازی آن خواهیم داشت:

$$V_{dc1} = (1 - D_{ST}) V_{C1} \quad (39)$$

مقدار متوسط ولتاژ لینک dc طبقه دوم (V_{dc2}) نیز به همین ترتیب از رابطه زیر به دست خواهد آمد:

$$V_{dc2} = \frac{1}{T_s} \int_0^{T_s} v_{dc2} dt \quad (40)$$

با جایگذاری مقدار v_{dc2} از روابط (۱۲) و (۲۵) در رابطه فوق و با ساده‌سازی آن خواهیم داشت:

$$V_{dc2} = (1 - D_{ST}) V_{C2} \quad (41)$$

با جایگذاری مقدار V_{C2} از رابطه (۳۳) در رابطه فوق مقدار متوسط ولتاژ لینک dc طبقه دوم از رابطه زیر نتیجه می‌شود:

$$i_{L2} = I_{LV2} + \frac{V_{C2}}{L_2} t \quad (38)$$

$$i_{L2} = I_{LP2} + \frac{V_{dc1} - V_{C2}}{L_2} t \quad (29)$$

در روابط فوق، I_{LP2} به ترتیب حد پایین و حد بالای جریان سلف L_2 می‌باشند. طبق قانون تعادل ولتاژ، در حالت دائمی متوسط ولتاژ دو سر یک سلف در یک دوره تناوب برابر صفر می‌باشد به عبارت دیگر:

$$\int_0^{T_s} v_L dt = 0 \quad (30)$$

با جایگذاری مقدار v_{L1} از روابط (۷) و (۲۰) در رابطه فوق و ساده‌سازی آن خواهیم داشت:

$$\frac{V_{C1}}{V_i} = \frac{1 - D_{ST}}{1 - 2D_{ST}} \quad (31)$$


به همین ترتیب برای ولتاژ دو سر سلف L_2 عمل کرده لذا با توجه به روابط (۸)، (۲۱) و (۳۰)، نسبت ولتاژ دو سر خازن طبقه دوم به ولتاژ دو سر خازن طبقه اول برابر خواهد بود با:

$$\frac{V_{C2}}{V_{C1}} = \frac{1 - D_{ST}}{1 - 2D_{ST}} \quad (32)$$

با جایگذاری مقدار V_{C1} از رابطه (۳۱) در رابطه (۳۲) ضریب افزایش در حالت دو طبقه (B_{2s}) برابر خواهد بود با:

$$B_{2s} = \frac{V_{C2}}{V_i} = \left(\frac{1 - D_{ST}}{1 - 2D_{ST}} \right)^2 \quad (33)$$

منحنی تغییرات نسبت تبدیل $\frac{V_{C2}}{V_i}$ و $\frac{V_{C1}}{V_i}$ یا همان ضریب افزایش (B) بر حسب D_{ST} در شکل (۶) نشان داده شده است.



شکل (۶): مشخصه انتقال بین ورودی و خروجی مبدل افزاینده دو طبقه و یک طبقه

زمانی که $D_{ST} = 0$ باشد مقدار ضریب افزایش برابر ۱ و زمانی که D_{ST} افزایش می‌یابد میزان افزایش ولتاژ به خصوص در حالت دو





همان طوری که در شکل (۷) نشان داده شده است سیگنال های کنترل گیت برای کلیدهای S_{11} و S_{21} از مقایسه سیگنال مدولاسیون سینوسی $v_m(t)$ و $v_{mi}(t)$ با یک (۷) حامل مثلثی فرکانس بالا با دامنه V_p تولید می شوند. فرکانس سیگنال حامل (f_s) طوری انتخاب می شود که $f_s > f_o$ حاصل شود. بنابراین، $v_m(t)$ در طول یک دوره تناوب همان طور که در شکل (۷) نشان داده شده است تقريباً ثابت فرض می شود. شکل موج ولتاژ لینک dc طبقه دوم (v_{dc2}) و ولتاژ خروجی اینورتر قبل از فیلتر پايهين گذر (v_{o1}) نيز در شکل (۷) نشان داده شده است. سیگنال های ST_1 و ST_2 به ترتیب از مقایسه $D_{ST}(t)$ با دو ولتاژ ثابت V_{ST} و $-V_{ST}$ مرتبط با ضریب کاري $D_{ST}T_s$ تولید می شوند. هدف از این دو سیگنال وارد کردن زمان اتصال کوتاه لازم در فاصله $D_{ST}T_s$ در سیگنال های کنترل گیت پل اینورتر می باشد.

با توجه به شرایط فوق سیگنال های G_{21} , G_{31} , G_{S2} , G_{S1} و G_{S3} به صورت زیر به دست می آیند. باید به این نکته توجه کرد که با توجه به این که کلیدهای S_1 , S_2 و S_3 به صورت همزمان روشن و خاموش می شوند بنابراین سیگنال کلیدزنی آنها یکی بوده و با G_s نشان داده می شود:

$$G_{21} = \overline{G_{11} \wedge ST_2} \quad (43)$$

$$G_{31} = \overline{G_{41} \wedge ST_1} \quad (44)$$

$$G_s = \overline{ST_1 \wedge ST_2} \quad (45)$$

در روابط فوق، سمبول "—" نشان دهنده NOT منطقی می باشد.

۱-۳-۱- رابطه ریاضی بین V_{ST} و ضریب کاری D_{ST}

از شکل (۷) می توان مشاهده کرد که ضریب کاری D_{ST} می تواند با V_{ST} های مختلف تغییر یابد، لذا می توان نوشت:

$$v_{mi} = \begin{cases} \left(\frac{-4V_p}{T_s} \right) \left(t - \frac{T_s}{4} \right) & \text{for } 0 \leq t < \frac{T_s}{2} \\ \left(\frac{4V_p}{T_s} \right) \left(t - \frac{3T_s}{4} \right) & \text{for } \frac{T_s}{2} \leq t < T \end{cases} \quad (46)$$

از شکل (۸) می توان روابط زیر را نوشت:

$$v_{mi}(t_1) = -V_{ST} \quad (47)$$

$$v_{mi}(t_2) = -V_{ST} \quad (48)$$


$$v_{mi}(t_1) = v_{mi}(t_2) \quad (49)$$

$$t_2 - t_1 = \frac{D_{ST}T_s}{2} \quad (50)$$

$$V_{dc2} = \frac{(1 - D_{ST})^3}{(1 - 2D_{ST})^2} \quad (42)$$

۳- کنترل PWM برای ساختار پیشنهادی

ساختار پیشنهادی به مانند سایر اینورترهای منبع امپدانسی از حالت ST برای افزایش ولتاژ ورودی V_i بهره می گیرد در حالی که روش PWM متداول در VSI به پل اینورتر اجازه نمی دهد که حالت ST داشته باشد. در ادامه روش PWM مورد استفاده توضیح داده می شود. روش مورد استفاده در این مقاله یک روش PWM سینوسی- مثلثی می باشد. در این روش، کلیدهای S_1 , S_2 و S_3 تنها دو بازه زمانی کلیدزنی در هر دوره تناوب T_s خواهند داشت. هم چنان کنترل تولید شده در طول نیمه مثبت دوره تناوب ($v_m(t)$ برای یک دوره تناوب T_s را نشان می دهد).



شکل (۷): سیگنال های کنترل PWM طول نیمه مثبت دوره تناوب $v_m(t)$

$$D_{ST} T_s < T_s - \max\left(\frac{v_m(t) T_s}{V_p}\right) \quad (52)$$

با ساده‌سازی رابطه فوق نتیجه زیر حاصل می‌شود:

$$D_{ST} < 1 - M \quad (53)$$

$$\text{در رابطه فوق, } M = \max\left(\frac{v_m(t)}{V_p}\right) \text{ شاخص مدولاسیون}$$

اینورتر می‌باشد. با جایگذاری مقدار D_{ST} از رابطه (50) در رابطه (52) و ساده‌سازی آن می‌توان نوشت:


$$V_{ST} > M V_p \quad (54)$$

اگر مقدار V_{ST} با توجه به رابطه (54) انتخاب شود طیف هارمونیک همان v_{o1} همان VSI کنترل شده با PWM سینوسی و مثلثی متداول با کلیدزنی ولتاژ تک قطبی خواهد بود. هم چنین مقدار حداقل مولفه اصلی v_{o1} به صورت زیر به دست می‌آید:

$$V_{o1,\max} = V_{o2,\max} = MV_{C2} = M \frac{(1-D_{ST})^2}{(1-2D_{ST})^2} V_i \quad (55)$$

۴- ساختار پیشنهادی N طبقه

شکل (۹) ساختار پیشنهادی N طبقه را نشان می‌دهد که از مبدل منبع امپدانسی به همراه $1-N$ کلید الکترونیک قدرت تشکیل شده است. هر کدام از مبدل‌های منبع امپدانسی به صورت جداگانه عمل افزایش ولتاژ را انجام می‌دهند و کلیدهای مشترک نقش ایجاد اتصال کوتاه یا همان ST را برای مبدل‌ها را بر عهده دارند. وقت شود که شماره‌گذاری کلیدها در شکل (۹) برای حالتی که تعداد طبقات ساختار ۲ و یا بیشتر باشد صدق می‌کند و در حالت یک طبقه صادق نیست. در این حالت مشابه حالت دو طبقه ولتاژ خروجی مبدل منبع امپدانسی ($k=1$) ام به عنوان ولتاژ ورودی مبدل منبع امپدانسی k ام عمل خواهد کرد و این باعث می‌شود که در هر مرحله ولتاژ افزایش داشته و با توجه به چرخه کاری D_{ST} به سطح ولتاژ مورد نظر دست یافت.




شکل (۹): مدار قدرت ساختار پیشنهادی N طبقه

با توجه به روابط (۴۷) تا (۵۰) مقدار D_{ST} از رابطه زیر به دست می‌آید:

$$D_{ST} = 1 - \frac{V_{ST}}{V_p} \quad (51)$$

۳-۲- بررسی تاثیر حالت اتصال کوتاه بر ولتاژ خروجی اینورتر (v_{o1})


در شکل (۸) شکل‌موج ولتاژ ورودی پل اینورتر (V_{dc2}) و شکل‌موج ولتاژ خروجی دو سر پل اینورتر (v_{o1}) نیز نشان داده شده‌اند.



شکل (۸): تولید ST در ساق کلیدهای S_{11} و S_{21} اینورتر

مشاهده می‌شود ولتاژ v_{o1} دارای سه بازه زمانی صفر (زمانی که $v_{o1} = 0$) و دو بازه زمانی غیر صفر (زمانی که $v_{o1} = V_{dc2}$) در هر دوره تناوب می‌باشد. برای حصول اطمینان از این که بازه زمانی v_{o1} بازه زمانی غیر صفر اینورتر فراتر نمی‌رود و با بازه‌های زمانی v_{o1} تداخل ندارد D_{ST} باید طوری انتخاب شود که کل بازه زمانی ST کل بازه زمانی در دسترس از فاصله صفر در هر دوره تناوب تجاوز نکند به عبارت دیگر:





شکل (11): مدار معادل ساختار پیشنهادی N طبقه و در بازه زمانی $D_{ST}T_s \leq t \leq T_s$

در این حالت، منبع ولتاژ V_i به همراه سلفهای L_1, L_2 تا L_N مشترکاً اینورتر را تغذیه می‌کنند. خازن‌های C_1 تا C_N نیز به ترتیب از طریق دیودهای (D_{11} و D_{12}) تا (D_{N1} و D_{N2}) تغذیه می‌شوند. جریان سلفها در این فاصله زمانی برابر با مجموع جریان شارژ خازن‌ها و جریان خروجی از مبدل منبع امپدانسی می‌باشد که به ترتیب $i_{dcN}, i_{dc1}, \dots, i_{dcN}$ می‌باشد.

در این حالت نیز با صرف نظر کردن از ریپل ولتاژ و جریان و با توجه به روابط (۲۰) تا (۲۵)، روابط ولتاژ و جریان طبقه (۱)ام و (۲)ام به صورت زیر بیان می‌شوند:

$$v_{L(k-1)} = V_{C(k-2)} - V_{C(k-1)} \quad (62)$$

$$v_{Lk} = v_{dc(k-1)} - V_{Ck} = V_{C(k-1)} - V_{Ck} \quad (63)$$

$$i_{C(k-1)} = I_{L(k-1)} - I_{dc(k-1)} = I_{L(k-1)} - I_{Lk} \quad (64)$$

$$i_{Ck} = I_{Lk} - I_{dck} \quad (65)$$

$$v_{dc(k-1)} = V_{C(k-1)} \quad (66)$$

$$v_{dc(k-1)} = V_{Ck} \quad (67)$$

در روابط فوق، $V_{C(k-2)}$ مقدار متوسط ولتاژ خازن طبقه (۲)ام می‌باشد. هم چنین $I_{dc(k-1)}$ جریان تزریقی به مبدل منبع امپدانسی طبقه (۱)ام و I_{dck} جریان تزریقی به مبدل منبع امپدانسی طبقه (۱)ام در بازه زمانی $(1-D_{ST})T_s$ می‌باشد.

۴-۳- نسبت تبدیل ولتاژ در حالت N طبقه

با توجه به قانون تعادل ولتاژ در یک سلف می‌توان نسبت ولتاژ خازن‌های دو طبقه متواتی را پیدا کرد. بدین ترتیب با جایگذاری مقدار $v_{L(k-1)}$ از روابط (۵۶) و (۶۲) در رابطه (۳۰) و ساده‌سازی آن رابطه زیر به دست می‌آید:


$$\frac{V_{C(k-1)}}{V_{C(k-2)}} = \frac{1-D_{ST}}{1-2D_{ST}} \quad (68)$$

لازم به ذکر است که در صورتی که اندیس ولتاژ خازن برابر صفر باشد، ولتاژ برابر با ولتاژ منبع تغذیه خواهد بود یعنی:

$$V_{C(k-2)}|_{k=2} = V_i \quad (69)$$

۴-۱- عملکرد مبدل در بازه زمانی $0 \leq t \leq D_{ST}T_s$

در طول فاصله زمانی ST یکی از دو ساق اینورتر اتصال کوتاه می‌شوند و کلیدهای S_1, S_2 تا S_{2N-1} در طول این فاصله زمانی روشن می‌شوند. همان طور که در مدار معادل شکل (۱۰) نشان داده شده است پل اینورتر به صورت اتصال کوتاه در طول این بازه زمانی نشان داده می‌شود. دیودهای (D_{a1} و D_{b1}) از مبدل منبع امپدانسی اول تا دیودهای (D_{aN} و D_{bN}) از مبدل منبع امپدانسی N در حالت بایاس معکوس قرار می‌گیرند. جریان سلفها در این فاصله زمانی برابر با جریان دشارژ خازن‌ها می‌باشد.



شکل (10): مدار معادل ساختار پیشنهادی N طبقه و در بازه زمانی $0 \leq t \leq D_{ST}T_s$

با تعمیم روابط ولتاژ و جریان در حالت دو طبقه می‌توان روابط میان ولتاژ و جریان ورودی و خروجی مبدل N طبقه را بدست آورد. با فرض $k \geq 3$ و با صرف نظر از ریپل ولتاژ و جریان و با توجه به روابط (۷) تا (۱۲)، روابط ولتاژ و جریان طبقه (۱)ام و (۲)ام به صورت زیر تبدیل می‌شوند:

$$v_{Lk} = V_{Ck} \quad (56)$$

$$V_{dc1} = (1-D_{ST})V_{C1} \quad (57)$$

$$i_{C(k-1)} = -I_{L(k-1)} \quad (58)$$

$$i_{Ck} = -I_{Lk} \quad (59)$$

$$v_{dc(k-1)} = 0 \quad (60)$$

$$v_{dc(k-1)} = 0 \quad (61)$$


در روابط فوق، $V_{C(k-1)}$ و $I_{L(k-1)}$ به ترتیب نشان‌دهنده مقدار متوسط ولتاژ خازن و جریان سلف طبقه (۱)ام و V_{Ck} و I_{Lk} به ترتیب نشان‌دهنده مقدار متوسط ولتاژ خازن و جریان سلف طبقه (۲)ام می‌باشند.

۴-۲- عملکرد مبدل در بازه زمانی $D_{ST}T_s \leq t \leq T_s$


برای بازه زمانی $(1-D_{ST})T_s$ تا T_s ، اینورتر در حالت غیر ST بوده و کلیدهای S_1, S_2 تا S_{2N-1} خاموش می‌شوند. پل اینورتر در این فاصله زمانی توسط یک منبع جریان به عنوان مدار معادل در شکل (۱۱) نشان داده شده است.

مورد استفاده به صورت غیر ایده‌آل می‌باشد. به همین منظور فرضیات زیر در نظر گرفته شده‌اند:

- دیودها با یک دیود ایده‌آل به همراه یک مقاومت $r_D = 0.1\Omega$ و یک منبع ولتاژ $V_D = 0.6V$ سری با آن‌ها مدل می‌شوند.
 - کلیدهای الکترونیک قدرت نیز با یک کلید ایده‌آل به همراه یک مقاومت $\Omega = 0.25\Omega$ و یک منبع ولتاژ $V_s = 0.5V$ که به صورت سری با آن‌ها قرار می‌گیرند مدل می‌شوند.
 - مقادیر سلفها و خارن‌ها به ترتیب برابر با $L = 2mH$ و $C = 470\mu F$ انتخاب می‌شوند و مقاومت داخلی سلفها و خازن‌ها به صورت سری با آن‌ها و به ترتیب برابر با $r_L = 0.2\Omega$ و $r_C = 0.05\Omega$ در نظر گرفته می‌شوند.
- در شکل (۱۳) میزان بازده ساختار پیشنهادی با طبقات مختلف تحت توان خروجی یکسان برای ضریب افزایش $B = 4$ نشان داده شده‌اند. به منظور دست‌بایی به ضریب افزایش یکسان، با توجه به شکل (۱۲) با افزایش تعداد طبقات مقدار چرخه کاری کاهش می‌یابد. هم چنین در شکل (۱۴) میزان افزایش ولتاژ ورودی برای تولید توان خروجی معین نشان داده است. با توجه به شکل (۱۳) ملاحظه می‌شود که با افزایش تعداد طبقات میزان راندمان اینورتر کاهش می‌یابد ولی بایستی به این نکته توجه داشت که با توجه به شکل (۱۴) برای دست‌بایی به توان خروجی معین تحت شرایط یکسان میزان ولتاژ ورودی برای اینورتر با تعداد طبقه کم بایستی افزایش یابد به طوری که برای تولید توان خروجی $500W$ ولتاژ ورودی برای حالت تک طبقه در حدود $63V$ و برای اینورتر پیشنهادی چهار طبقه در حدود $63V$ می‌باشد. این نشان می‌دهد که با افزایش تعداد طبقات می‌توان توان خروجی بیشتری برای یک ولتاژ ورودی معین تولید کرد.



شکل (۱۳): مقایسه میزان بازده تحت توان خروجی یکسان برای ضریب افزایش $B = 4$



شکل (۱۴): مقایسه میزان توان خروجی بر حسب ولتاژ ورودی برای ضریب افزایش $B = 4$

به همین شکل برای ولتاژ دو سر سلف L_k عمل کرده لذا با توجه به روابطه (۵۷)، (۶۳) و (۳۰) رابطه زیر به دست می‌آید:

$$\frac{V_{Ck}}{V_{C(k-1)}} = \frac{1-D_{ST}}{1-2D_{ST}} \quad (70)$$

با جایگذاری مقدار $V_{C(k-1)}$ از رابطه (۶۵) در رابطه (۶۸) رابطه زیر به دست می‌آید:

$$\frac{V_{Ck}}{V_{C(k-2)}} = \left(\frac{1-D_{ST}}{1-2D_{ST}} \right)^2 \quad (71)$$

در صورتی که $k = 3$ باشد رابطه فوق به صورت زیر در می‌آید:

$$\frac{V_{C3}}{V_{C1}} = \left(\frac{1-D_{ST}}{1-2D_{ST}} \right)^2 \quad (72)$$


با جایگذاری مقدار V_{C1} از رابطه (۳۱) در رابطه فوق ضریب افزایش ساختار پیشنهادی سه طبقه از رابطه زیر حاصل می‌شود:

$$B_{3s} = \frac{V_{C3}}{V_i} = \left(\frac{1-D_{ST}}{1-2D_{ST}} \right)^3 \quad (73)$$

با توجه به روابط به دست آمده برای حالت دو طبقه و سه طبقه اگر این معادلات را برای حالت N طبقه بسط دهیم ضریب افزایش از رابطه زیر به دست می‌آید:

$$B_{Ns} = \frac{V_{CN}}{V_i} = \left(\frac{1-D_{ST}}{1-2D_{ST}} \right)^N \quad (74)$$

شکل (۱۲) مقایسه‌ای از ضریب افزایش اینورتر پیشنهادی برای تعداد طبقات مختلف بر حسب ضریب کاری D_{ST} را نشان می‌دهد.



شکل (۱۲): مقایسه ضریب افزایش اینورتر پیشنهادی برای تعداد طبقات مختلف

۵- مطالعه موردی بین میزان تلفات ساختار پیشنهادی با افزایش تعداد طبقات

در این قسمت به منظور بررسی میزان تلفات ساختار پیشنهادی در تعداد طبقات مختلف میزان تلفات خروجی و راندمان این ساختارها با استفاده از نتایج شبیه‌سازی نزدیک به محیط آزمایشگاهی اندازه‌گیری می‌شوند. به منظور اندازه‌گیری میزان تلفات هر ساختار، تمام اجزای



۶- مقایسه ساختار پیشنهادی با ساختارهای

مرسوم


در این قسمت ساختار پیشنهادی با اینورترهای منبع امپدانسی مرسوم از لحاظ مختلف مقایسه می‌شود و مزایا و معایب هر یک از ساختارها نشان داده می‌شوند.

در جدول (۱) تعداد اجزای موجود در شبکه امپدانسی ساختار پیشنهادی در حالت دو طبقه و N طبقه و نیز تعداد اجزای موجود در شبکه امپدانسی اینورترهای منبع امپدانسی مرسوم نشان داده شده‌اند. از این جدول می‌توان مشاهده کرد که در اینورتر افزاینده کلیدزنی شده، از دو عنصر غیرفعال و سه کلید نیمه‌هادی استفاده شده است در حالی که در ZSI از چهار عنصر غیرفعال و یک کلید نیمه‌هادی استفاده شده است. در ساختار ارائه شده در مرجع [۱۷] به منظور افزایش قدرت افزایندگی ولتاژ تعداد عناصر پسیو و نیز تعداد دیودها افزایش یافته است. هم‌چنین در اینورتر پیشنهادی دو طبقه تعداد سلفها و خازن‌ها برابر با تعداد آن‌ها در ZSI بوده ولی تعداد عناصر نیمه‌هادی افزایش یافته است.

جدول (۱): مقایسه تعداد اجزا در مبدل افزاینده کلید شده و مبدل

منبع امپدانسی با ساختار پیشنهادی


	ساختار پیشنهادی دو طبقه	ساختار پیشنهادی طبقه N	ZSI [۱]	SBI [۱۳]	EBZSI [۱۷]
B	$\left(\frac{1-D_{ST}}{1-2D_{ST}}\right)^2$	$\left(\frac{1-D_{ST}}{1-2D_{ST}}\right)^2$	1	$1-D_{ST}$	1
D_{ST}	$\frac{\sqrt{B}-1}{2\sqrt{B}-1}$	$\frac{\sqrt[N]{B}-1}{2\sqrt[N]{B}-1}$	$\frac{B-1}{2B}$	$\frac{B-1}{2B-1}$	$0.75-\sqrt{\frac{8+B}{4B}}$
V_{C1}	$\sqrt{BV_i}$	$\sqrt[N]{BV_i}$	$\frac{B+1}{2}V_i$	BV_i	$D_{ST}BV_i$
V_{C2}	BV_i	$\sqrt[B^2]{V_i}$	$\frac{B+1}{2}V_i$	—	$D_{ST}BV_i$
V_{C3}	—	$\sqrt[B^3]{V_i}$	—	—	$(1-2D_{ST})BV_i$
V_{CN}	—	BV_i	—	—	—
$\frac{V_{C,\max}}{V_i}$	B	B	$\frac{B+1}{2}$	B	$(1-2D_{ST})B$
v_{D1}	$(1-\sqrt{B})V_i$	$(1-\sqrt[N]{B})V_i$	$-BV_i$	$(1-B)V_i$	$-BV_i$
v_{D2}	$-\sqrt{BV_i}$	$-\sqrt[N]{BV_i}$	—	$-BV_i$	$(2D_{ST}-1)BV_i$
v_{D3}	—	$(1-\sqrt[B^2]{V_i})$	—	—	$-2D_{ST}BV_i$
v_{DN}	—	$-BV_i$	—	—	—
$\frac{v_{D,\max}}{V_i}$	-B	-B	-B	-B	-B
v_{S1}	$(\sqrt{B}-1)V_i$	$(\sqrt[N]{B}-1)V_i$	—	$(B-1)V_i$	—
v_{S2}	$(B-\sqrt{B})V_i$	$(\sqrt[B^2]{V_i}-\sqrt[N]{B})V_i$	—	—	—
v_{S3}	$\sqrt{BV_i}$	$\sqrt[N]{BV_i}$	—	—	—
$v_{S(2N-1)}$	—	$\sqrt[B(N+1)]{V_i}$	—	—	—
v_{S11}	BV_i	BV_i	BV_i	BV_i	BV_i
$\frac{v_{S,\max}}{V_i}$	B	B	B	B	B



شکل (۱۵): مقایسه ضریب افزایش ولتاژ بر حسب تغییرات چرخه کاری

در روابط (۳۳) و (۷۴) ضریب افزایش ولتاژ ساختار پیشنهادی برای حالت دو طبقه و N طبقه محاسبه شد. با توجه به موارد فوق و نیز روابط به دست آمده، روابط ضریب افزایش ولتاژ هر یک از ساختارها به همراه تنش ولتاژ روی اجزا در جدول (۲) نشان داده شده‌اند. در این جدول هم‌چنین بیشینه مقدار تنش ولتاژ روی اجزا بر حسب ضریب افزایش ولتاژ محاسبه شده است. ملاحظه می‌شود که تحت ضریب افزایش یکسان بیشینه مقدار تنش ولتاژ روی کلیدها و دیودها در هر یک از ساختارها یکسان بوده ولی بیشینه مقدار تنش ولتاژ روی خازن‌ها تحت ضریب افزایش یکسان متفاوت می‌باشد.


با توجه به روابط نشان داده شده در جدول (۲)، ضریب افزایش ولتاژ و نیز بیشینه مقدار تنش ولتاژ روی خازن در ساختار پیشنهادی دو طبقه با ساختارهای مرسوم در شکل‌های (۱۵) و (۱۶) مقایسه شده‌اند. با توجه به شکل (۱۵) ملاحظه می‌شود که چرخه‌های کاری کوچک ضریب افزایش ولتاژ ساختار [۱۷] بیشتر از ساختارهای دیگر بوده ولی با افزایش مقدار چرخه کاری ضریب افزایش ولتاژ ساختار پیشنهادی بیشتر می‌شود. با افزایش مقدار ضریب افزایش ولتاژ تنش




(ج)

شکل (۱۷): تولید سیگنال‌های کنترل PWM برای ساختار پیشنهادی
 (الف) تولید ST در ساق کلیدهای S_{11} و S_{21} اینورتر؛ (ب) تولید ST در ساق کلیدهای S_{31} و S_{41} اینورتر؛ (ج) تولید سیگنال گیت برای کلیدهای S_1 ، S_2 و S_3

شکل (۱۷) سیگنال‌های کنترل PWM تولید شده با استفاده از الگوی کلیدزنی کنترل PWM نشان داده شده در شکل (۷) می‌باشد.
 شکل (۱۸) شکل موج‌های ولتاژ و جریان مربوط به اجزای طبقه اول را نشان می‌دهد. در شکل (۱۸-الف) ولتاژ منبع تغذیه، ولتاژ دو سر خازن طبقه اول را نشان می‌دهد. در شکل (۱۸-الف) ولتاژ منبع تغذیه، ولتاژ دو سر خازن طبقه اول را نشان می‌دهد. همان‌طور که در جدول (۳) بیان شده است ولتاژ منبع تغذیه ۲۰V می‌باشد که با چرخه کاری $D_{ST} = 0.4$ ولتاژ به میزان سه برابر در طبقه اول افزایش می‌یابد و ولتاژ دو سر خازن به ۶۰V می‌رسد. هم‌چنانی همان‌طور در شکل (۱۸-الف) نیز مشخص است ولتاژ دو سر سلف در بازه زمانی ST تقریباً برابر ۶۰V و در بازه زمانی غیر ST در حدود ۴۰V می‌باشد که محاسبات تئوری نیز آن را تصدیق می‌کنند. در شکل‌های (۱۸-ب) و (۱۸-ج) نیز به ترتیب جریان سلف طبقه اول و ولتاژ لینک dc خروجی طبقه اول نشان داده شده‌اند. ولتاژ لینک dc در بازه زمانی ST برابر ۰V و در بازه زمانی غیر ST برابر ۶۰V می‌باشد که درستی روابط را نشان می‌دهد.




(الف)



(ب)

(ج)

شکل (۱۸): شکل موج‌های ولتاژ و جریان اجزای طبقه اول (الف) ولتاژ منبع تغذیه (V_i)، ولتاژ خازن طبقه اول (v_{c1}) و ولتاژ دو سر سلف



شکل (۱۶): مقایسه حداکثر تنش ولتاژ روی خازن‌ها بر حسب تغییرات ضریب افزایش ولتاژ



۷- نتایج شبیه‌سازی

به منظور بررسی صحت مطالب ارائه شده، اینورتر منبع امپدانسی دو طبقه پیشنهادی در محیط نرم‌افزار PSCAD/EMTDC شبیه‌سازی شده و نتایج به دست آمده در این قسمت ارائه می‌شوند. جدول (۳) پارامترهای مورد استفاده برای شبیه‌سازی را نشان می‌دهد.

جدول (۳): پارامترهای مورد استفاده برای شبیه‌سازی ساختار

پیشنهادی دو طبقه

مولفه / اجزا	مقدار	مولفه / اجزا	مقدار
ولتاژ ورودی	20V	سلف طبقه دوم	8mH
فرکانس اصلی	50 Hz	خازن طبقه اول	470 μ F
فرکانس کلیدزنی	5 kHz	خازن طبقه دوم	470 μ F
چرخه کاری ST	0.4	سلف فیلتر خروجی	4.6 mH
شاخص مدولاسیون	0.5	خازن فیلتر خروجی	10 μ F
سلف طبقه اول	3 mH	مقاومت بار	25 Ω




(الف)



(الف)

نشان داده شده‌اند. شکل (۲۰-الف) ولتاژ خروجی اینورتر قبل از فیلتر پایین‌گذر را نشان می‌دهد. هم‌چنین در شکل (۲۰-ب) ولتاژ منبع تغذیه و ولتاژ خروجی اینورتر تمام پل بعد از فیلتر نشان داده شده است که تقریباً شکل سینوسی دارد. بیشینه ولتاژ v_{o2} در شاخص مدولاسیون $M = 0.5$ حدوداً برابر با $90V$ می‌شود که درستی آن در شکل (۲۰-ب) اثبات می‌شود.



شکل (۲۰): شکل موج‌های ولتاژ خروجی اینورتر (الف) ولتاژ خروجی اینورتر قبل از فیلتر پایین‌گذر (v_{o1})؛ (ب) ولتاژ منبع تغذیه (v_i)، ولتاژ خروجی اینورتر بعد از فیلتر پایین‌گذر (v_{o2})

طبقه اول (v_{L1})؛ (ب) جریان عبوری از سر سلف طبقه اول (i_{L1})؛

(ج) ولتاژ لینک dc طبقه اول (v_{dc1})



در شکل (۱۹) نیز ولتاژ و جریان اجزای طبقه دوم نشان داده شده‌اند. در شکل (۱۹-الف) ولتاژ منبع تغذیه، ولتاژ دو سر خازن طبقه دوم و ولتاژ دو سر سلف طبقه دوم نشان داده شده‌اند. این بار با چرخه ۱۸۰V کاری $D_{ST} = 0.4$ ولتاژ به ۹ برابر ولتاژ منبع تغذیه یعنی به ۱۸۰V می‌رسد. هم‌چنین ولتاژ دو سر سلف طبقه دوم نیز در شکل (۱۹-الف) نشان داده شده است. در بازه زمانی ST ولتاژ دو سر سلف طبقه دوم برابر با ولتاژ دو سر خازن طبقه دوم یعنی حدوداً برابر با ۱۸۰V بوده و در بازه زمانی غیر ST برابر با اختلاف ولتاژ خازن‌های طبقه اول و دوم یعنی ۱۲۰V می‌باشد که محاسبات تئوری نیز آن را تصدیق می‌کنند. در شکل‌های (۱۹-ب) و (۱۹-ج) نیز به ترتیب جریان سلف طبقه دوم و ولتاژ لینک dc خروجی طبقه دوم نشان داده شده‌اند. ولتاژ لینک dc در این طبقه همان ولتاژ ورودی اینورتر تمام پل می‌باشد که در بازه زمانی ST برابر ۰V و در بازه زمانی غیر ST برابر با ولتاژ خازن طبقه دوم یعنی ۱۸۰V می‌باشد که درستی روابط را نشان می‌دهد.

۸- نتیجه‌گیری

در این مقاله اینورتر منبع امپدانسی چند طبقه ارائه شد. تحلیل کامل و جامعی از عملکرد مبدل پیشنهادی در حالت دو طبقه و N طبقه برای مدار کاری ST و غیر ST ارائه شد. هم‌چنین روش کلیدزنی PWM این ساختار نیز بیان شد. مقایسه جامعی بین ساختار پیشنهادی دو طبقه و N طبقه با اینورتر منبع امپدانسی مرسوم و اینورتر افزاینده کلیدزنی شده انجام شد و مشخص شد که اینورتر پیشنهادی ضریب افزایش بیشتری نسبت به ساختارهای مرسوم دارد، به طوری که در ولتاژ ورودی ۲۰V و چرخه کاری $D_{ST} = 0.4$ ، بیشینه ولتاژ ورودی اینورتر پل کامل در اینورتر منبع امپدانسی مرسوم ۶۰V برابر با ۱۰۰V و اینورتر افزاینده کلیدزنی شده برابر با ۱۸۰V می‌باشد. در صورتی که در همین شرایط کاری ولتاژ خروجی ساختار پیشنهادی دو طبقه برابر با ۱۸۰V می‌باشد. هم‌چنین رابطه بین تعداد طبقات با راندمان و میزان تلفات تحت شرایط یکسان بررسی شد و مشخص شد که با افزایش تعداد طبقات راندمان کاهش می‌یابد ولی مقدار ولتاژ ورودی برای تولید یک توان خروجی معین نیز کاهش می‌یابد.

مراجع

- [1] F.Z. Peng, "Z-source inverter," IEEE Trans. Power Electron., vol. 39, no. 2, pp. 504-510, March/April 2003.
- [2] S.M. Dehghan, M. Mohamadian, and A.Y. Varjani, "A new variable speed wind energy conversion system using permanent magnet synchronous generator and Z-source



شکل (۱۹): شکل موج‌های ولتاژ و جریان اجزای طبقه دوم (الف) ولتاژ منبع تغذیه (V_i)، ولتاژ خازن طبقه دوم (v_{C2}) و ولتاژ دو سر سلف طبقه دوم (ج)؛ (ب) جریان عبوری از سر سلف طبقه دوم (i_{L2})؛

(ج) ولتاژ لینک dc طبقه دوم (v_{dc2})

شکل‌های (۱۸) و (۱۹) در دو دوره تناوب نشان داده شده‌اند که با توجه به فرکانس بالای کلیدزنی (f_s) مدت زمان کمتری را شامل می‌شوند. در شکل (۲۰) شکل موج‌های ولتاژ خروجی اینورتر تمام پل قبل و بعد از فیلتر پایین‌گذر در چند دوره تناوب نشان داده شده‌اند. با توجه به اینکه فرکانس ولتاژ خروجی اینورتر (f_o) به مراتب کوچک‌تر از فرکانس کلیدزنی می‌باشد این شکل موج‌ها در بازه زمانی بیشتری

- capacitor Z-source inverters,” IEEE Trans. Power Electron., vol. 28, no. 2, pp. 837–848, Feb. 2013.
- [20] Y. Zhou, L. Liu, and H. Li, “A high performance photovoltaic module integrated converter (MIC) based on cascaded quasi-Z-source inverters (qZSI) using eGaN FETs,” IEEE Trans. Power Electron., vol. 28, no. 6, pp. 2727–2738, June 2013.
- [۲۱] مهران صباحی، امین اشرف گندمی، سعید سعیدآبادی ”مبدل چند سطحی متصل به شبکه با اینمنی پالا با قابلیت اخذ بیشینه توان از سلول های خورشیدی”， مجله مهندسی برق و الکترونیک ایران، شماره سوم، صفحه های ۱۰۳-۹۵، پاییز ۱۳۹۵
- [۲۲] حسن فشکی فراهانی، محمود حسینی علی آبادی، شهرام جوادی، سیامک پر کار ”پک ساختار جدید برای اینورترهای منبع ولتاژ سه فاز چند سطحی بر مبنای یک منبع تغذیه DC با تعداد کم سوئیچ و دیود”， مجله مهندسی برق و الکترونیک ایران، شماره چهارم، صفحه های ۱۱۸-۱۰۷، زمستان ۱۳۹۵

^۱ Z-Source Inverter



- inverter,” IEEE Trans. Energy Conversion, vol. 24, no. 3, pp. 714-724, Sep. 2009.
- [3] E. Babaei and E. Shokati Asl, “A new topology for Z-source half-bridge inverter with low voltage stress on capacitors,” Elsevier Electric Power Systems Research, vol. 140, no. 10, pp. 724-734, Nov. 2016.
- [4] Q. Lei, D. Cao, and F.Z. Peng, “Novel loss and harmonic minimized vector modulation for a current fed quasi-Z-source inverter in HEV motor drive application,” IEEE Trans. Power Electron., vol. 29, no. 3, pp. 1344-1357, March 2009.
- [5] A. Shahinpour, J. S. Moghani, G. B. Gharehpetian and B. Abdi, “High gain high-voltage z-source converter for offshore wind energy systems,” in Proc. PEDSTC, 2014, Tehran, Iran, pp. 488-493.
- [6] D. Vinnikov, and I. Roasto, “Quasi-Z-source based isolated DC/DC converters for distributed power generation,” IEEE Trans. Ind. Electron., vol. 58, no. 1, pp. 192-201, Jan. 2011.
- [7] D. Vinnikov, I. Roasto, R. Strzelecki, and M. Adamowicz, “Step up DC/DC converters with cascaded quasi-Z-source network,” IEEE Trans. Power Electron., vol. 59, no. 10, pp. 3727-3735, Oct. 2012.
- [8] V.P. Galigekere, and M.K. Kazimierczuk, “Analysis of PWM Z-source DC-DC converter in CCM for steady state,” IEEE Trans. Circuits and Systems, vol. 59, no. 4, pp. 854-863, April 2012.
- [9] E. Babaei, E. Shokati Asl, and M. Hasan Babayi, “Steady-state and small-signal analysis of high voltage gain half-bridge switched-boost inverter,” IEEE Trans. Ind. Electron., vol. 63, no. 6, pp. 3546-3553, June 2016.
- [10] J. Anderson and F. Peng, “Four quasi-Z-source inverters,” in Proc. PESC, 2008, Rhodes, Greece, pp. 2743-2749.
- [11] Y. Tang, J. Wei, and Sh. Xie, “Grid-tied photovoltaic system with series Z-source inverter”, IET Renewable Power Generation, vol. 7, no. 3, pp. 275-283, Jan. 2013.
- [12] P.C. Loh, D.M. Vilathgamuwa, C.J. Gajanayake, L.T. Wong, and C.P. Ang, “Z-source current type inverters: digital modulation and logic implementation,” IEEE Trans. Power Electron., vol. 22, no. 1, pp. 169-177, Jan. 2007.
- [13] A. Ravindranath, S.K. Mishra, and A. Joshi, “Analysis and PWM control of switched boost inverter,” IEEE Trans. Power Electron., vol. 60, no. 12, pp. 5593-5602, Nov. 2013.
- [14] E. Babaei, M. Hasan Babayi, E. Shokati Asl, and S. Laali “A new topology for Z-source inverter based on switched-inductor and boost Z-source inverter,” Journal of Operation and Automation in Power Engineering, vol. 3, no. 2, pp. 167-184, Sep. 2015.
- [15] E. Babaei, E. Shokati Asl, M. Hasan Babayi, and S. Laali, “Developed embedded switched-Z-source inverter,” IET Power Electron., vol. 9, no. 9, pp. 1828-1841, July 2016.
- [16] L. Pan, “L-Z-source inverter,” IEEE Trans. Power Electron., vil. 29, no. 12, pp. 6534-6543, Dec. 2014.
- [17] C.J. Gajanayake, F.L. Luo, H.B. Gooi, P. LamSo, and L.K. Siow, “Extended boost Z-source inverters,” IEEE Trans. Power Electron., vol. 25, no. 10, pp. 2642-2652, Oct. 2010.
- [18] D. Li, P.C. Loh, M. Zhu, F. Gao, and F. Blaabjerg, “Cascaded multi cell trans-Z-source inverters,” IEEE Trans. Power Electron., vol. 28, no. 2, pp. 826-836, Feb. 2013.
- [19] D. Li, P.C. Loh, M. Zhu, F. Gao, and F. Blaabjerg, “Generalized multi cell switched inductor and switched-