# ارائه یک مبدل DC-DC دو طرفه چند درگاهه جدید با قابلیت کلیدزنی نرم و بررسی عملکرد مبدل برای استخراج حداکثر توان از آرایه‌ی فتوولتائیک

**ابراهیم بابائی**[1] **زهرا سعادتی‌زاده**[2]

۱- استاد- دانشکده مهندسی برق و کامپیوتر- دانشگاه تبریز- تبریز- ایران

e-babaei@tabrizu.ac.ir

۲- دانشجوی دکتری- دانشکده مهندسی برق و کامپیوتر- دانشگاه تبریز- تبریز- ایران

zsaadatizadeh@yahoo.com

**چکیده: در این مقاله یک مبدل dc-dc دو طرفه غیر ایزوله تک ورودی-چند خروجی و یا چند ورودی-تک خروجی با قابلیت کلیدزنی نرم پیشنهاد می‌شود. به دلیل استفاده از یک سلف تزویج در طبقه ورودی هر نیم‌پل، شرایط ریپل صفر جریان ورودی برای هر طبقه ورودی برقرار می‌شود. در این مقاله مبدل به صورت پنج درگاهه بررسی می‌شود. می‌توان تعداد ورودی‌ها را تا $n$ سطح ولتاژ مختلف افزایش داد. با توجه به ویژگی دو طرفه بودن هر کدام از طبقه‌های موجود، می‌توان مبدل را به هر دو صورت افزاینده و یا کاهنده بهره‌برداری کرد. در مقایسه با مبدل‌های چند درگاهه مرسوم این مبدل دارای قابلیت کلیدزنی نرم و ریپل جریان ورودی صفر است. در این مقاله پس از تحلیل مبدل پیشنهادی از آن برای استخراج حداکثر توان آرایه‌ی فتوولتائیک تحت شرایط محیطی متغیر (تغییر پله‌ای تابش) استفاده می‌شود. برای تایید عملکرد کلیدزنی نرم کلیدها حین استخراج حداکثر توان فتوولتائیک از نتایج شبیه‌سازی در محیط نرم‌افزار PSCAD استفاده می‌شود.**

**کلمات کلیدی:** مبدل dc-dc دو طرفه غیر ایزوله چند درگاهه، ردیابی حداکثر توان

**تاریخ ارسال مقاله : :** ۱۳۹۴/۱۰/۲۳

**تاریخ پذیرش مشروط مقاله:** ۱۳۹۶/۰۵/۰۴

**تاریخ پذیرش مقاله :** ۱۳۹۷/۰۱/۱۸

**نام نویسنده‌ی مسئول:** ابراهیم بابایی

**نشانی نویسنده‌ی مسئول:** دانشکده مهندسی برق و کامپیوتر- دانشگاه تبریز- تبریز- ایران

[ Downloaded from jiaeee.com on 2026-11-16 ]

[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]

Journal of Iranian Association of Electrical and Electronics Engineers - Vol.15- No.3-Fall 2018

## ۱- مقدمه

امروزه تولید انرژی الکتریکی فتوولتائیک (PV) به دلیل در دسترس بودن، عدم انتشار گازهای گلخانه‌ای و قابل استفاده به عنوان منابع مستقل بسیار مورد توجه هستند [۱]. انرژی الکتریکی تولید شده توسط رشته‌های فتوولتائیک از طریق مبدل‌هایی که نقش ادوات واسط را بر عهده دارند در اختیار مصرف‌کننده قرار می‌گیرد. یکی از مشکلات اصلی رشته‌های فتوولتائیک بازده کم آن‌ها (بین ۱۰٪ تا ۲۱٪) به علت تغییرات ولتاژ و جریان خروجی آن‌ها است [۲]. شرایط محیطی از قبیل تابش و دما و همچنین بار خروجی در تغییرات ولتاژ و جریان خروجی سیستم‌های فتوولتائیک تاثیر دارند. با تغییر شرایط محیطی نقطه حداکثر توان در منحنی‌های مشخصه P-V و I-V آرایه‌ی فتوولتائیک تغییر می‌کند [۲]. در مراجع [۳-۴]، طراحی، پیاده سازی و کنترل دو نوع سیستم تولید کننده ی انرژی الکتریکی فتوولتائیک ارائه شده است. طبق مرجع [۵]، یک مبدل افزاینده ی چند ورودی و چند خروجی برای استفاده در سیستم های دارای پیل سوختی و فتوولتائیک ارائه شده است. در این مبدل جریان ورودی به صورت پیوسته می باشد و بهره ی ولتاژ با استفاده از مدار خازن کلیدزنی شده افزایش یافته است و همچنین این مبدل به صورت یک طرفه می باشد. در مرجع [۶] دنبال کردن نقطه توان بیشینه با استفاده از مبدل‌های افزاینده و کاهنده با کلیدزنی سخت برای شرایط تابش متغیر در نرم‌افزار Matlab ارائه شده است. استفاده از چند آرایه‌ی فتوولتائیک به هم پیوسته برای تولید توان بیشتر و افزایش قابلیت اطمینان سیستم فتوولتائیک به جای استفاده از یک سلول فتوولتائیک بزرگ‌تر مورد توجه قرار گرفته است [۷]. در مرجع [۷] کلیدها تحت کلیدزنی سخت روشن شده و ریپل جریان ورودی این مبدل‌ها قابل توجه است. انتخاب و طراحی مبدلی که بازده بالا، تلفات کلیدزنی کم و ریپل ولتاژ و جریان بار خروجی کم‌تری داشته باشد بسیار مهم است. در مراجع [۸-۱۰] مبدل‌های "چند سطحه"[۱] با کم‌ترین تعداد کلید ارائه شده‌اند. این مبدل‌ها از اتصال سری چند مبدل چند سطحه با سطوح ولتاژ مختلف به دست آمده‌اند. تنها مشکل این مبدل‌ها کلیدزنی سخت کلیدها و وجود ریپل جریان ورودی آن‌ها برای استفاده در سیستم‌های فتوولتائیک است. چند مبدل dc-dc با "قابلیت کلیدزنی نرم"[۲] در مراجع [۱۱-۱۲] ارائه شده‌اند در صورت استفاده از این مبدل‌ها در سیستم فتوولتائیک با توجه به این که دنبال کردن نقطه توان بیشینه همواره با در صد قابل قبولی از ریپل چرخه کاری به دست می‌آید حین انجام MPPT قابلیت کلیدزنی نرم کلیدها از دست می‌رود و در نتیجه بازده سیستم فتوولتائیک کاهش می‌یابد. در مراجع [۱۳-۱۵] روش‌هایی برای حذف ریپل ولتاژ خروجی مبدل dc-dc کاهنده و افزاینده-کاهنده ارائه شده‌اند. در این مبدل‌ها حداقل مقادیر سلف و خازن برای حذف ریپل ولتاژ خروجی برای مقدار بار و ولتاژ ورودی مشخص محاسبه شده‌اند. در این مبدل‌ها کلیدها تحت کلیدزنی سخت عمل می‌کنند و در نتیجه تلفات کلیدزنی اجتناب‌ناپذیر است. با توجه به این که مبدل‌های dc-dc "دو طرفه"[۳] برای استفاده در سیستم‌های فتوولتائیک مورد توجه هستند در مرجع [۱۶] یک مبدل dc-dc دو طرفه با قابلیت کلیدزنی نرم ارائه شده است. این مبدل به صورت تک ورودی و تک خروجی به کار رفته است.

مبدل های DC-DC دوسویه به دو دسته ی ایزوله شده و غیر ایزوله تقسیم‌بندی می‌شوند. تلفات مبدل های غیر ایزوله کمتر از مبدلهای ایزوله می باشد [۱۷] و [۱۸]. در مراجع [۱۸] تا [۲۲]، چندین مدل دوسویه DC-DC با نسبت تبدیل ولتاژ بالا برای کاربردهای کاهنده و افزاینده معرفی شده است. مدل های ارائه شده در مراجع [۱۸] و [۱۹]، از مدارهای خازن کلید زنی شده برای افزایش بهره استفاده کرده اند. مبدل های ارائه شده در مراجع [۲۰] و [۲۱]، با استفاده از دو عدد سلف تزویج شده بهره های ولتاژ بالایی را ارائه می‌کنند. اگرچه نسبت به مراجع [۱۸] و [۱۹]، این مقادیر کمتر هستند. کلیدهای استفاده شده در مبدل مربوط به مرجع [۲۱] با استفاده از مدار کمکی تحت کلیدزنی نرم می باشند. در مرجع [۲۲]، یک مبدل دو طرفه با سلف تزویج شده دو سیم پیچه ارائه شده است. اگرچه این مبدل دارای المان های مداری زیادی می باشد ولی دارای بهره ی ولتاژ بالاتری نسبت به مبدل های دو طرفه ی ارائه شده در مراجع [۱۸] تا [۲۱] می باشد.


در مراجع [۲۲-۲۹] مبدل‌های dc-dc مبتنی بر سلف‌های تزویج ارائه شده‌اند. مبدل ارائه شده در مراجع [۲۲]، [۲۸] و [۲۹] از سلف تزویج برای حذف ریپل جریان ورودی استفاده کرده‌اند. در مبدل‌های ارائه شده در مراجع [۲۳-۲۷] با استفاده از سلف تزویج بهره ولتاژ بالای مبدل dc-dc به دست امده است.

در این مقاله یک مبدل dc-dc دو طرفه "چند درگاهه"[۴] با "قابلیت کلیدزنی ولتاژ صفر"[۵] و ریپل جریان ورودی صفر برای استفاده در سیستم‌های فتوولتائیک پیشنهاد می‌شود. در هر کدام از طبقه‌های ورودی، قابلیت ZVS تمام کلیدهای مبدل پیشنهادی حتی حین انجام دنبال کردن نقطه توان بیشینه برای شرایط تابش متغیر در سیستم فتوولتائیک به دست می‌آید. این مبدل برای استفاده در سیستم‌های فتوولتائیک، سیستم‌های بادی و سیستم‌های فسیلی با مقادیر سطوح مختلف ولتاژهای ورودی به دلیل ویژگی دو طرفه بودن، سادگی روش کنترلی، قابلیت کلیدزنی ZVS کلیدها و ریپل جریان ورودی صفر مناسب می‌باشد. با افزایش طبقات ورودی زمان شبیه‌سازی مربوط به دنبال کردن نقطه توان بیشینه افزایش می‌یابد برای تایید صحت عملکرد بهینه یک سیستم فتوولتائیک شامل مدار معادل خطی فتوولتائیک، مبدل dc-dc دو طرفه سه درگاهه پیشنهادی، بار خروجی و کنترل‌کننده MPPT در شرایط تابش متغیر از نتایج شبیه‌سازی در نرم‌افزار PSCAD استفاده می‌شود.

[ Downloaded from jiaeee.com on 2026-11-16 ]
[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]

## ۲- مبدل پیشنهادی

مدار قدرت مبدل دو طرفه پیشنهادی در شکل (۱) نشان داده شده است. این مبدل قابل توسعه به $n$ طبقه است که در این جا حالت چهار طبقه آن نشان داده می‌شود. اصول عملکرد مبدل پیشنهادی در دو حالت عملکرد افزاینده و کاهنده تحلیل می‌شود. هر حالت عملکرد را می‌توان به چهار مد کاری در طی یک دوره تناوب کلیدزنی $T_s$ تقسیم کرد. در عملکرد افزاینده برای روشن شدن تحت شرایط ZVS کلیدهای $S_2$، $S_4$، $S_6$ و $S_8$ ابتدا دیود داخلی این کلیدها روشن شده و پس از گذشت زمان کوتاهی از اعمال پالس تحریک به آن‌ها با تغییر جهت جریان دیود داخلی‌شان، این کلیدها تحت ZVS روشن می‌شوند در عملکرد کاهنده دیود داخلی این کلیدها زمان زیادی هدایت می‌کنند و عملکرد ZVS این کلیدها به آسانی به دست می‌آید. برای روشن شدن تحت شرایط ZVS کلیدهای $S_1$، $S_3$، $S_5$ و $S_7$ در عملکرد کاهنده ابتدا دیود داخلی این کلیدها روشن شده و پس از گذشت زمان کوتاهی از اعمال پالس تحریک به آن‌ها با تغییر جهت جریان دیود داخلی‌شان، این کلیدها تحت ZVS روشن می‌شوند در صورتی که در عملکرد افزاینده عملکرد ZVS این کلیدها به آسانی به دست می‌آید. یک جفت سلف تزویج مدل‌سازی شده با اندوکتانس موازی ترانسفورماتور $L_m$ مجموع اندوکتانس سلف کمکی $L_r$ و اندوکتانس نشتی سلف تزویج $L_c$ $(L_k = L_c + L_r)$ و یک ترانسفورماتور با نسبت تبدیل $n$، برای انتقال دو طرفه انرژی در هر طبقه استفاده شده است. خازن $C_{o1}$ به عنوان فیلتر خازنی فرکانس بالای باس dc عمل می‌کند. مدار کمکی شامل جفت سلف تزویج اول و خازن‌های $C_{o2}$، $C_{o3}$، $C_{o4}$ و $C_{o5}$ کلیدزنی تحت ولتاژ صفر طبقه اول را ایجاد می‌کنند. مدار کمکی شامل جفت سلف تزویج دوم و خازن‌های $C_{o3}$، $C_{o4}$ و $C_{o5}$ کلیدزنی تحت ولتاژ صفر طبقه دوم را ایجاد می‌کنند. به همین ترتیب قابلیت کلیدزنی نرم طبقه‌های پایین‌تر را نیز می‌توان به دست آورد. ریپل جریان ورودی صفر در هر طبقه با تنظیم پارامترهای سلف‌های تزویج قابل دست‌یابی است. خازن‌های $C_{o1}$، $C_{o2}$، $C_{o3}$، $C_{o4}$ و $C_{o5}$ به اندازه کافی بزرگ هستند و ولتاژهای $V_{Co5}$، $V_{Co4}$، $V_{Co3}$، $V_{Co2}$ و $V_{Co1}$ به ترتیب برابر با $V_{\ell 4}$، $V_{\ell 3}-V_{\ell 4}$، $V_{\ell 2}-V_{\ell 3}$، $V_{\ell 1}-V_{\ell 2}$، $V_H-V_{\ell 1}$ هستند. خازن‌های $C_1$ و $C_2$ خازن پارازیتی کلیدهای $S_1$ و $S_2$ را نشان می‌دهند. مبدل پیشنهادی برای حالت تک طبقه تحلیل می‌شود و اندیس $j$ در تمام روابط نشان‌دهنده مقدار پارامتر در طبقه $j$ ام مبدل است. در این قسمت مبدل پیشنهادی دارای چهار طبقه $(j=4)$ است.



**شکل (۱): مبدل dc-dc دو طرفه چند درگاهه پیشنهادی**

### ۲-۱- عملکرد افزاینده

شکل‌موج‌ها و مدار معادل‌های مدهای کاری مختلف برای حالت یک طبقه مبدل پیشنهادی در عملکرد افزاینده به ترتیب در شکل‌های (۲) و (۳) نشان داده شده‌اند.

**مد کاری اول (بازه زمانی $t_0 \le t < t_1$)**: با خاموش شدن کلید $S_1$ در زمان $t_0$ این مد کاری شروع می‌شود.

با توجه به مدار شکل ۳-الف، رابطه KCL در گره شامل اولیه و ثانویه سلف تزویج، خازن $C_1$، خازن $C_2$، به صورت زیر نوشته می‌شود:

$$i_{C1} + i_{Lm1} + n_j i_{Lk1} = i_{Lk1} + i_{C2} \quad (۱)$$

با اعمال رابطه KVL در شکل ۳-الف، رابطه زیر به دست می‌آید:

$$v_{C1} + v_{C2} = V_H \quad (۲)$$

با مشتق‌گیری از رابطه فوق می‌توان نوشت $i_{C2} = -(C_2 / C_1) i_{C1}$.

در مد کاری اول، با توجه به کوچک بودن بازه زمانی برای این مد کاری می‌توان جریان سلف‌های $i_{Lm}$ و $i_{Lk}$ را به ترتیب برابر با مقادیر اولیه‌شان ($I_{m2}$ و $I_{s1}$) در نظر گرفت. در نتیجه با جایگذاری $I_{m2}$ و $I_{s1}$ به ترتیب به جای $i_{Lm}$ و $i_{Lk}$ در رابطه (۱)، مقدار جریان $i_{S1}$ که برابر با جریان خازن پارازیتی $C_1$ است به صورت زیر به دست می‌آید:

$$i_{S1} = i_{C1} = \frac{I_{s1j}(1-n_j) - I_{m2j}}{1 + C_2 / C_1} \quad (۳)$$

با توجه به رابطه $i_{C2} = -(C_2 / C_1) i_{C1}$ و (۳)، مقدار جریان $i_{S2}$ که برابر با جریان خازن $C_2$ است به صورت زیر به دست می‌آید:

$$i_{S2} = i_{C2} = \frac{I_{m2j} - I_{s1j}(1-n_j)}{1 + C_1 / C_2} \quad (۴)$$

با توجه به رابطه فوق و همچنان که در این مد کاری خازن پارازیتی خروجی کلید $C_2$ شروع به دشارژ و خازن پارازیتی خروجی کلید $C_1$ شروع به شارژ می‌کنند. به عبارت دیگر جریان $i_{C1}$ را در رابطه (۳) می‌توان به صورت $i_{C1} = C_1 dv_{C1} / dt = C_1 (V_H - 0) / T_1$ نوشت. بنابراین، طول مدت مد کاری اول $T_1 = t_1 - t_0$ از رابطه زیر به دست می‌آید:

$$T_{1j} = \frac{(C_1 + C_2) V_H}{I_{s1j}(1-n_j) - I_{m2j}} \quad (۵)$$

**مد کاری دوم (بازه زمانی $t_1 \le t < t_2$)**: در این مد کاری کلید $S_2$ تحت ولتاژ صفر روشن می‌شود. با توجه به مدار معادل این مد کاری ولتاژ $v_{Lm}$ برابر با $V_\ell$ است. مجموع ولتاژ خازن‌های $V_{Co5}$، $V_{Co4}$، $V_{Co3}$، $V_{Co2}$ برابر با $V_\ell$ است در نتیجه ولتاژ $v_{Lk}$ که از تفاضل $nv_{Lm}$ و $V_\ell$ به دست می‌آید برابر با $(n-1)V_\ell$ می‌شود. با فرض این که مقادیر اولیه جریان‌های $i_{Lm}$ و $i_{Lk}$ به ترتیب برابر $I_{m2}$ و $I_{s1}$ باشند برای جریان سلف‌های $i_{Lm}$، $i_{Lk}$ و $i_\ell$ می‌توان نوشت:

$$i_{Lmj} = I_{m2j} + \frac{V_{\ell j}}{L_{mj}} (t - t_1) \quad (۶)$$

$$i_{Lkj} = I_{s1j} - \frac{(1-n_j) V_{lj}}{L_{kj}} (t - t_1) \quad (۷)$$

[ Downloaded from jiaeee.com on 2026-11-16 ]

[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]
Journal of Iranian Association of Electrical and Electronics Engineers - Vol.15- No.3-Fall 2018

$$i_{\ell j} = i_{Lmj} + n_j i_{Lkj} = \left[\frac{V_{\ell j}}{L_{mj}} - \frac{n_j(1-n_i)V_{\ell j}}{L_{kj}}\right](t-t_1) + I_{m2j} + nI_{s1j} \quad (۸)$$

با توجه به شکل ۳-ب، (۶) و (۷) می‌توان با اعمال قانون KCL، رابطه فوق را به دست آورد.

**مد کاری سوم (بازه زمانی $t_2 \le t < t_3$)**: در این مد کاری کلید $S_2$ در زمان $t_4$ خاموش می‌شود. با توجه به مدار شکل ۳-ج، رابطه KCL در گره شامل اولیه و ثانویه سلف تزویج، خازن $C_1$، خازن $C_2$، به صورت (1) نوشته می‌شود. با اعمال رابطه KVL در شکل ۳-ج، رابطه (۲) به دست می‌آید. با توجه به این که بازه زمانی برای این مد کاری خیلی کوچک است در طول این مد کاری جریان سلف‌های $i_{Lm}$ و $i_{Lk}$ به ترتیب برابر با مقادیر اولیه‌شان ($I_{m1}$ و $-I_{s2}$) در نظر گرفته می‌شوند، در نتیجه با جایگذاری رابطه $i_{C2} = -(C_2/C_1)i_{C1}$ در رابطه (۱) و جایگذاری $I_{m1}$ و $-I_{s2}$ به ترتیب به جای $i_{Lm}$ و $i_{Lk}$ در رابطه (۱)، مقدار جریان $i_{S1}$ که برابر با جریان خازن $C_1$ است در مد کاری سوم به صورت زیر به دست می‌آید:

$$i_{S1} = i_{C1} = \frac{-I_{s2j}(1-n_j) - I_{m1j}}{1+C_2/C_1} \quad (۹)$$

با توجه به رابطه $i_{C2} = -(C_2/C_1)i_{C1}$ و (۹)، مقدار جریان $i_{S2}$ که برابر با جریان خازن $C_2$ است در مد کاری سوم به صورت زیر به دست می‌آید:

$$i_{S2} = i_{C2} = \frac{I_{s2j}(1-n_j) + I_{m1j}}{1+C_1/C_2} \quad (۱۰)$$

با توجه به رابطه فوق و همچنان که در این مد کاری خازن پارازیتی خروجی کلید $C_1$ شروع به دشارژ و خازن پارازیتی خروجی کلید $C_2$ شروع به شارژ می‌کنند. به عبارت دیگر به جای جریان $i_{C1}$ در رابطه (۹) می‌توان نوشت $i_{C1} = C_1 dv_{C1}/dt = C_1(0-V_H)/T_3$. در نتیجه بازه زمانی مد کاری سوم $T_3 = t_3 - t_2$ از رابطه زیر به دست می‌آید:

$$T_{3j} = \frac{(C_1+C_2)V_H}{I_{m1j} + I_{s2j}(1-n_j)} \quad (۱۱)$$

**مد کاری چهارم (بازه زمانی $t_3 \le t < t_4$)**: در این مد کاری کلید $S_1$ تحت ولتاژ صفر روشن می‌شود. با توجه به مدار معادل این مد کاری ولتاژ $v_{Lm}$ برابر با $V_\ell - V_H$ است. ولتاژ خازن $V_{Co1}$ برابر با $V_H - V_\ell$ است در نتیجه ولتاژ $v_{Lk}$ از تفاضل $nv_{Lm}$ و $V_{Co1}$ برابر با $(n-1)(V_\ell - V_H)$ به دست می‌آید. با فرض این که مقادیر اولیه جریان‌های $i_{Lm}$ و $i_{Lk}$ به ترتیب برابر $I_{m1}$ و $-I_{s2}$ باشند روابط جریان سلف‌های $i_{Lm}$، $i_{Lk}$ و $i_\ell$ به صورت زیر به دست می‌آیند:


$$i_{Lmj} = I_{m1j} + \frac{(V_{lj} - V_H)}{L_{mj}}(t-t_3) \quad (۱۲)$$

$$i_{Lkj} = -I_{s2j} - \frac{(1-n_j)(V_{lj} - V_H)}{L_{kj}}(t-t_3) \quad (۱۳)$$

$$i_{\ell j} = i_{Lmj} + n_j i_{Lkj} = I_{m1j} - nI_{s2j} + \left[\frac{V_{\ell j} - V_H}{L_{mj}} - \frac{n_j(1-n_j)(V_{\ell j} - V_H)}{L_{kj}}\right](t-t_3) \quad (۱۴)$$

## ۲-۲- عملکرد کاهنده

شکل‌موج‌های مبدل پیشنهادی برای حالت یک طبقه در عملکرد کاهنده در شکل (۲)-ب نشان داده شده است. با توجه به شکل‌های (۴) و (۲) مشاهده می‌شود شکل‌موج‌های عملکرد کاهنده و افزاینده مشابه هم هستند و تنها تفاوت آن‌ها این است که جهت جریان سلف $L_m$، جریان $i_\ell$ و جریان کلیدهای هر طبقه در عملکرد کاهنده خلاف جهت عملکرد افزاینده هستند. مدار معادل‌های مدهای کاری مختلف مبدل پیشنهادی در عملکرد کاهنده مشابه نشان داده شده در شکل (۳) برای عملکرد افزاینده هستند. ولتاژ خازن $C_2$ از مقدار $V_H$ به مقدار صفر خواهد رسید.



(ب) (الف)

**شکل (۲): شکل‌موج‌های مبدل پیشنهادی برای حالت تک طبقه (الف) عمل‌کرد افزاینده (ب) عمل‌کرد کاهنده**

**مد کاری اول (بازه زمانی $t_0 \le t < t_1$)**: با توجه به شکل (۲)-ب با خاموش شدن کلید $S_1$ در زمان $t_0$ این مد کاری شروع می‌شود. روابط (۱) و (۲) برای عملکرد کاهنده نیز برقرار هستند. با توجه به کوچک بودن بازه زمانی برای این مد کاری می‌توان جریان سلف‌های $i_{Lm}$ و $i_{Lk}$ را به ترتیب برابر با مقادیر اولیه‌شان ($-I_{m2}$ و $I_{s1}$) در نظر گرفت. در نتیجه با جایگذاری رابطه $i_{C2} = -(C_2/C_1)i_{C1}$ و $-I_{m2}$ و $I_{s1}$ به ترتیب به جای $i_{Lm}$ و $i_{Lk}$ در رابطه (۱)، جریان عبوری از خازن‌ها یا کلیدها به صورت زیر به دست می‌آیند:



[ Downloaded from jiaeee.com on 2026-11-16 ]

[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]

$$i_{S1} = i_{C1} = \frac{I_{s1j}(1-n_j)+I_{m2j}}{1+C_2/C_1} \quad (۱۵)$$


$$i_{S2} = i_{C2} = \frac{-I_{m2j}-I_{s1j}(1-n_j)}{1+C_1/C_2} \quad (۱۶)$$

با توجه به رابطه فوق و همچنان که در این مد کاری خازن پارازیتی $C_2$ شروع به دشارژ (تا ولتاژ دوسر کلید $S_2$ در لحظه پایان مد کاری اول به صفر برسد و شرط ZVS کلید $S_2$ در مد کاری دوم به دست آید) و خازن پارازیتی خروجی کلید $C_1$ شروع به شارژ (تا رسیدن به $V_H$ می‌کنند. به عبارت دیگر با جایگذاری جریان $i_{C1}$ به صورت $i_{C1} = C_1 dv_{C1}/dt = C_1(V_H-0)/T_1$ در رابطه (۱۵) می‌توان نوشت:

$$i_{C1} = \frac{C_1(V_H-0)}{T_1} = \frac{I_{s1j}(1-n_j)+I_{m2j}}{1+C_2/C_1} \quad (۱۷)$$

در نتیجه بازه زمانی مد کاری اول $T_1 = t_1 - t_0$ از رابطه زیر به دست می‌آید:

$$T_{1j} = \frac{(C_1+C_2)V_H}{I_{s1j}(1-n_j)+I_{m2j}} \quad (۱۸)$$




**شکل (۳): مدار معادل‌های مبدل پیشنهادی برای حالت تک طبقه؛ (الف) مد کاری اول؛ (ب) مد کاری دوم (بازه زمانی $t_1 \le t < t_{D2}$)؛ (ج) مد کاری دوم (بازه زمانی $t_{D2} \le t < t_2$)؛ (د) مد کاری سوم؛ (ه) مد کاری چهارم (بازه زمانی $t_3 \le t < t_{D1}$)؛ (و) مد کاری چهارم (بازه زمانی $t_{D1} \le t < t_4$)**

**مد کاری دوم (بازه زمانی $t_1 \le t < t_2$)**: در این مد کاری مشابه مد کاری دوم عملکرد افزاینده با فرض این که مقادیر اولیه جریان‌های $i_{Lm}$ و $i_{Lk}$ به ترتیب برابر $-I_{m2}$ و $I_{s1}$ باشند جریان $i_{Lk}$ از رابطه (۷) و جریان‌های $i_{Lm}$ و $i_\ell$ به صورت زیر به دست می‌آیند:

$$i_{Lmj} = -I_{m2j} + \frac{V_{\ell j}}{L_{mj}}(t-t_1) \quad (۱۹)$$

$$i_{\ell j} = i_{Lmj} + n_j i_{Lkj} = \left[\frac{V_{lj}}{L_{mj}} - \frac{n_j(1-n_j)V_{\ell j}}{L_{kj}}\right](t-t_1) - I_{m2j} + nI_{s1j} \quad (۲۰)$$

**مد کاری سوم (بازه زمانی $t_2 \le t < t_3$)**: با خاموشی کلید $S_2$ در زمان $t_2$ این مد کاری شروع می‌شود. مشابه مد کاری سوم عملکرد افزاینده و با فرض این که جریان سلف‌های $i_{Lm}$ و $i_{Lk}$ به ترتیب برابر با مقادیر اولیه‌شان ($-I_{m1}$ و $-I_{s2}$) باشند، به روش مشابه با عمل کرد افزاینده و با توجه به مدار شکل ۳-ج، مقدار جریان کلیدهای $i_{S1}$ و $i_{S2}$ در مد کاری سوم به صورت زیر به دست می‌آیند:

$$i_{S1} = i_{C1} = \frac{-I_{s2j}(1-n_j)+I_{m1j}}{1+C_2/C_1} \quad (۲۱)$$

$$i_{S2} = i_{C2} = \frac{I_{s2j}(1-n_j)-I_{m1j}}{1+C_1/C_2} \quad (۲۲)$$

در نتیجه بازه زمانی مد کاری سوم $T_3 = t_3 - t_2$ از رابطه زیر به دست می‌آید:

$$T_{3j} = \frac{(C_1+C_2)V_H}{I_{s2j}(1-n_j)-I_{m1j}} \quad (۲۳)$$

**مد کاری چهارم (بازه زمانی $t_3 \le t < t_4$)**: با روشن شدن کلید $S_2$ تحت ولتاژ صفر این مد کاری شروع می‌شود. مشابه مد کاری چهارم عملکرد افزاینده و با فرض این که مقادیر اولیه جریان‌های $i_{Lm}$ و $i_{Lk}$ به ترتیب برابر $-I_{m1}$ و $-I_{s2}$ باشند جریان سلف $i_{Lk}$ را از رابطه (۱۳) و جریان‌های $i_{Lm}$ و $i_\ell$ به صورت زیر به دست می‌آیند:

$$i_{Lmj} = -I_{m1j} + \frac{V_{\ell j}-V_H}{L_{mj}}(t-t_3) \quad (۲۴)$$

$$i_{\ell j} = \left[\frac{V_{\ell j}-V_H}{L_{mj}} - \frac{n_j(1-n_j)(V_{\ell j}-V_H)}{L_{kj}}\right](t-t_3) - I_{m1j} - nI_{s2j} \quad (۲۵)$$

## ۳- محاسبه بهره ولتاژ و ولتاژ خازن‌ها

در حالت دائمی طبق قانون تعادل ولتاژ دو سر سلف $L_m$، متوسط ولتاژ دو سر سلف $L_m$ برابر صفر است. بنابراین با توجه به شکل (۲) بهره ولتاژ به صورت زیر به دست می‌آید:

$$\frac{V_H}{V_{\ell j}} = \frac{1}{1-D_j} \quad (۲۶)$$

طبق قانون تعادل ولتاژ دو سر سلف $L_{Lk}$ می‌توان گفت متوسط ولتاژ دو سر سلف $L_{Lk}$ در طول یک دوره تناوب باید برابر با صفر باشد. به همین منظور ابتدا با اعمال KVL در دو سر سلف $L_{Lk1}$ در مدارهای شکل‌های ۳-ب و ۳-د، ولتاژ $v_{Lk1}$ به ترتیب برای مدهای کاری دوم و چهارم به به صورت زیر دست می‌آید:

$$v_{Lk1} = \begin{cases} n_1 V_{\ell 1} - (V_{Co2}+V_{Co3}+V_{Co4}+V_{Co5}) & 0 < t < DT_s \\ \begin{bmatrix} n_1(V_{\ell 1}-V_H)-(V_{\ell 1}-V_H)+V_{\ell 1} \\ -(V_{Co2}+V_{Co3}+V_{Co4}+V_{Co5}) \end{bmatrix} & DT_s < t < T_s \end{cases} \quad (۲۷)$$

[ Downloaded from jiaeee.com on 2026-11-16 ]
[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]
Journal of Iranian Association of Electrical and Electronics Engineers - Vol.15- No.3-Fall 2018

طبق رابطه فوق و قانون تعادل ولتاژ سلف می‌توان رابطه زیر را نوشت:

$$[n_1V_{\ell 1}-(V_{Co2}+V_{Co3}+V_{Co4}+V_{Co5})]DT_s +[(n_1-1)(V_{\ell 1}-V_H)+V_{\ell 1} -(V_{Co2}+V_{Co3}+V_{Co4}+V_{Co5})](1-D)T_s=0 \quad (۲۸)$$

با جایگذاری مقدار ولتاژ $V_H$ بر حسب ولتاژ $V_{\ell 1}$ از رابطه (۲۶) در رابطه فوق، مجموع ولتاژ خازن‌های $V_{Co5}$، $V_{Co4}$، $V_{Co3}$، $V_{Co2}$ به صورت زیر برابر با $V_{\ell 1}$ به دست می‌آید:

$$(V_{Co2}+V_{Co3}+V_{Co4}+V_{Co5}) =n_1V_{\ell 1}-(1-D)(n_1-1)V_H=V_{\ell 1} \quad (۲۹)$$

به روش مشابه با اعمال KVL دو سر سلف $L_{Lk2}$ از مدار طبقه دوم از شکل (۱)، مجموع ولتاژ خازن‌های $V_{Co5}$، $V_{Co4}$، $V_{Co3}$ برابر با $V_{\ell 2}$ به دست می‌آید $(V_{Co3}+V_{Co4}+V_{Co5}=V_{\ell 2})$.

بعلاوه با اعمال KVL دو سر سلف $L_{Lk3}$ از مدار طبقه سوم از شکل (۱)، مجموع ولتاژ خازن‌های $V_{Co5}$، $V_{Co4}$ برابر با $V_{\ell 3}$ دست می‌آید $(V_{Co4}+V_{Co5}=V_{\ell 3})$.

با اعمال KVL در دو سر سلف $L_{Lk4}$ از مدار طبقه چهارم از شکل (۱)، ولتاژ خازن $V_{Co5}$ برابر با $V_{\ell 4}$ به دست می‌آید $(V_{Co5}=V_{\ell 4})$.

طبق آنچه بیان شد، ولتاژهای دو سر خازن‌ها به صورت $V_{Co4}=V_{\ell 3}-V_{\ell 4}$،

$V_{Co2}=V_{\ell 1}-V_{\ell 2}$، $V_{Co3}=V_{\ell 2}-V_{\ell 3}$،

$V_{Co1}=V_H-(V_{Co2}+V_{Co3}+V_{Co4}+V_{Co5})=V_H-V_{\ell 1}$ به دست می‌آیند.

## ۴- شرط حذف ریپل جریان ورودی

با توجه به روابط (۸)، (۱۴) برای حالت عملکرد افزاینده و یا روابط (۲۰) و (۲۵) برای حالت عملکرد کاهنده می‌توان ریپل جریان ورودی را با در نظر گرفتن شرط زیر حذف کرد:

$$n_j(1-n_j)L_{mj}=L_{kj} \quad (۳۰)$$

## ۵- محاسبه جریان‌های $I_{s1j}$ و $I_{s2j}$

با توجه به مدار قدرت مبدل پیشنهادی و طبق قانون تعادل جریان خازن، متوسط جریان عبوری از خازن برابر با صفر است در نتیجه متوسط تمام جریان‌های $i_{Lki}$ نیز در یک دوره کلیدزنی برابر با صفر است در نتیجه با توجه به شکل (۲)-الف می‌توان گفت اندازه جریان‌های $I_{s2}$ و $I_{s1}$ با هم برابر هستند. با نوشتن رابطه (۷) در زمان $t_2$ و با جایگذاری $I_{s1}$ به جای جریان $I_{s2}$ در آن می‌توان نوشت:

$$I_{s2j}=I_{s1j}=\frac{(1-n_j)V_{\ell j}D_jT_s}{2L_{kj}} \quad (۳۱)$$

## ۶- محاسبه جریان‌های $I_{m1j}$ و $I_{m2j}$

با توجه به این که متوسط جریان $i_{Lm}$ برابر با متوسط جریان $i_\ell$ است. بنابراین با توجه به شکل (۲)-الف در طی یک دوره تناوب کلیدزنی $T_s$ متوسط جریان $i_{Lm}$ به صورت زیر برابر با $I_\ell$ نوشته می‌شوند:

$$I_{\ell j}=\frac{I_{m1j}+I_{m2j}}{2} \quad (۳۲)$$

با نوشتن رابطه (۶) در زمان $t_2$ و با جایگذاری مقدار جریان $I_{m1}$ از رابطه (۳۲) برای عملکرد افزاینده می‌توان نوشت:

$$I_{m2j}=I_{lj}-\frac{V_{\ell j}}{2L_{mj}}D_jT_s \quad (۳۳)$$

$$I_{m1j}=I_{\ell j}+\frac{V_{\ell j}}{2L_{mj}}D_jT_s \quad (۳۴)$$

با نوشتن رابطه (۱۹) در زمان $t_2$ و با جایگذاری مقدار جریان $I_{m2}$ از رابطه (۳۲) برای عملکرد کاهنده می‌توان نوشت:

$$-I_{m2j}=-I_{\ell j}-\frac{V_{\ell j}}{2L_{mj}}D_jT_s \quad (۳۵)$$

$$-I_{m1j}=-I_{\ell j}+\frac{V_{\ell j}}{2L_{mj}}D_jT_s \quad (۳۶)$$

## ۷- شرط کلیدزنی تحت ولتاژ صفر

### ۷-۱- عملکرد افزاینده

با توجه به این که پس از مد کاری سوم، ابتدا باید دیود $D_1$ و بعد کلید $S_1$ هدایت کند. بنابراین باید در لحظه شروع مد کاری چهارم در عملکرد افزاینده جریان عبوری از دیود $D_1$ مثبت و یا جریان $i_{s1}$ منفی باشد.

بنابراین با توجه به مدار شکل ۳-ه در مد کاری چهارم رابطه KCL نوشته می‌شود و جریان $i_{s1}$ به صورت زیر به دست می‌آید:

$$i_{s1}=-(i_{Lm1}+(n-1)i_{Lk}) \quad (۳۷)$$

از آنجا که برای دستیابی به ZVS همچنان که بیان شد در لحظه شروع مد کاری چهارم جریان کلید S1 باید منفی باشد، در نتیجه رابطه فوق در لحظه شروع مد کاری چهارم به صورت زیر نوشته می‌شود:

$$i_{s1}\big|_{t=t_3}=-(i_{Lm1}\big|_{t=t_3}+(n-1)i_{Lk}\big|_{t=t_3}) =-I_{m1}-(1-n)I_{s2}<0 \quad (۳۸)$$

در رابطه فوق، با استفاده از شکل (۲)-الف جریان $i_{Lm1}\big|_{t=t_3}$ برابر با $I_{m1}$ و جریان $i_{Lk}\big|_{t=t_3}$ برابر با $-I_{s2}$ جایگذاری شده‌اند.

در نتیجه شرط کلیدزنی تحت ولتاژ صفر برای کلید $S_1$ به صورت زیر به دست می‌آید:

$$I_{m1j}+(1-n_j)I_{s2j}>0 \quad (۳۹)$$

با توجه به شکل ۲ مشاهده می‌شود که ZVS برای $S_1$ در عملکرد افزاینده با شرط $n_j$ کم‌تر از یک همواره به دست می‌آید زیرا در لحظه

[ Downloaded from jiaeee.com on 2026-11-16 ]
[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]

شروع مد کاری چهارم جریان منفی برای زمان نسبتا بزرگی از کلید $S_1$ عبور می‌کند (بیشتر هدایت کلید $S_1$ از ابتدای مد کاری چهارم مربوط به دیود داخلی کلید است).

به روش مشابه با توجه به مدار شکل ۳-ب، جریان $i_{s2}$ به صورت زیر به دست می‌آید:

$$i_{s2} = i_{Lm1} + (n-1)i_{Lk} \qquad (۴۰)$$

از آنجا که برای دستیابی به ZVS همچنان که بیان شد در لحظه شروع مد کاری دوم جریان کلید S2 باید منفی باشد، در نتیجه رابطه فوق در لحظه شروع مد کاری دوم به صورت زیر نوشته می‌شود:

$$i_{s2}\big|_{t=t_1} = i_{Lm1}\big|_{t=t_1} + (n-1)i_{Lk}\big|_{t=t_1} = I_{m2} - (1-n)I_{s1} < 0 \qquad (۴۱)$$

در رابطه فوق، با استفاده از شکل (۲)-الف جریان $i_{Lm1}\big|_{t=t_1}$ برابر با $I_{m2}$ و جریان $i_{Lk}\big|_{t=t_1}$ برابر با $I_{s1}$ جایگذاری شده‌اند.

در نتیجه در عملکرد افزاینده شرط کلیدزنی تحت ولتاژ صفر برای کلید $S_2$، در لحظه شروع مد کاری دوم به صورت زیر به دست می‌آید:

$$(1-n_j)I_{s1j} - I_{m2j} > 0 \qquad (۴۲)$$

با جایگذاری روابط (۳۰)، (۳۱) و (۳۳) در نامعادله فوق می‌توان شرط کلیدزنی ZVS کلید $S_2$ در عمل‌کرد افزاینده را به صورت نامعادله زیر به دست آورد:

$$\begin{aligned} &I_{m2} - (1-n)I_{s1} \\ &= I_{lj} - \frac{n_j(1-n_j)V_{\ell j}}{2L_{kj}}D_jT_s - \frac{(1-n_j)(1-n_j)V_{\ell j}D_jT_s}{2L_{kj}} \\ &= I_{lj} - \frac{V_{\ell j}(1-n_j)}{2L_{kj}}D_jT_s < 0 \end{aligned} \qquad (۴۳)$$

با ضرب طرفین نامعادله به دست آمده در رابطه فوق به $V_{\ell j}$ و سپس ساده سازی آن، شرط کلیدزنی ZVS کلید $S_2$ در عمل‌کرد افزاینده به صورت نامعادله زیر حاصل می شود:

$$L_{kj} < \frac{{V_{\ell j}}^2(1-n_j)}{2V_{\ell j}I_{lj}}D_jT_s = \frac{{V_{\ell j}}^2(1-n_j)}{2P_{\ell j}}D_jT_s \qquad (۴۴)$$

در رابطه فوق، $P_{\ell j}$ توان منبع $V_{\ell j}$ در طرف فشار ضعیف را نشان می‌دهد $(P_{\ell j} = V_{\ell j}I_{\ell j})$

رابطه (۴۴) نشان می‌دهد برای توان‌های مختلف $P_{\ell j}$ در طرف ولتاژ پایین با تنظیم سلف $L_{kj}$ کلید $S_2$ در عملکرد افزاینده تحت ZVS روشن می‌شود.

## ۷-۲- عملکرد کاهنده

با توجه به این که پس از مد کاری سوم، ابتدا باید دیود $D_1$ و بعد کلید $S_1$ هدایت کند. بنابراین باید در لحظه شروع مد کاری چهارم در عمل‌کرد کاهنده جریان عبوری از دیود $D_1$ مثبت و یا جریان $i_{s1}$ منفی باشد. در نتیجه رابطه (۳۷) به صورت زیر نوشته می‌شود:

$$\begin{aligned} i_{s1}\big|_{t=t_3} &= -(i_{Lm1}\big|_{t=t_3} + (n-1)i_{Lk}\big|_{t=t_3}) \\ &= I_{m1} - (1-n)I_{s2} < 0 \end{aligned} \qquad (۴۵)$$

در رابطه فوق، با استفاده از شکل (۲)-الف جریان $i_{Lm1}\big|_{t=t_3}$ برابر با $-I_{m1}$ و جریان $i_{Lk}\big|_{t=t_3}$ برابر با $-I_{s2}$ جایگذاری شده‌اند.

با جایگذاری روابط (۳۰)،(۳۱) و (۳۴) در نامعادله فوق می‌توان شرط کلیدزنی ZVS کلید $S_1$ در عمل‌کرد کاهنده را به صورت نامعادله زیر به دست آورد:

$$\begin{aligned} &I_{m1} - (1-n)I_{s2} \\ &= I_{lj} - \frac{n_j(1-n_j)V_{\ell j}}{2L_{kj}}D_jT_s - \frac{(1-n_j)(1-n_j)V_{\ell j}D_jT_s}{2L_{kj}} \\ &= I_{lj} - \frac{V_{\ell j}(1-n_j)}{2L_{kj}}D_jT_s < 0 \end{aligned} \qquad (۴۶)$$

با ساده سازی نامعادله فوق، رابطه (۴۴) حاصل می شود.

از آنجا که برای دستیابی به ZVS کلید S2، در لحظه شروع مد کاری دوم جریان کلید S2 باید منفی باشد، در نتیجه رابطه (۴۰) که در عملکرد کاهنده نیز برقرار است، در لحظه شروع مد کاری دوم به صورت زیر نوشته می‌شود:

$$\begin{aligned} i_{s2}\big|_{t=t_1} &= i_{Lm1}\big|_{t=t_1} + (n-1)i_{Lk}\big|_{t=t_1} \\ &= -I_{m2} - (1-n)I_{s1} < 0 \end{aligned} \qquad (۴۷)$$


در رابطه فوق، با استفاده از شکل (۲)-ب جریان $i_{Lm1}\big|_{t=t_1}$ برابر با $-I_{m2}$ و جریان $i_{Lk}\big|_{t=t_1}$ برابر با $I_{s1}$ جایگذاری شده‌اند. با توجه به شکل ۴ مشاهده می‌شود که ZVS برای S2 در عملکرد کاهنده با شرط $n_j$ کم‌تر از یک همواره به دست می‌آید زیرا در لحظه شروع مد کاری دوم جریان منفی برای زمان نسبتا بزرگی از کلید S2 عبور میکند (بیشتر هدایت کلید S2 از ابتدای مد کاری دوم مربوط به دیود داخلی کلید است).

## ۸- استخراج حداکثر توان فتوولتائیک با استفاده از مبدل پیشنهادی

ساختار کلی سیستم فتوولتائیک مورد مطالعه برای شبیه‌سازی مطابق شکل (۴)-الف شامل منبع فتوولتائیک ورودی، طبقه واسط شامل مبدل dc-dc پیشنهادی، طبقه کنترل‌کننده MPPT و بار خروجی است. مشخصات رشته سیلیکونی مورد استفاده طبق مرجع [3] در جدول (۱) ارائه شده است. منحنی‌های مشخصه P-V به ازای تابش‌های مختلف به صورت شکل (۴)-ب به دست آمده است و در شرایط استاندارد اطلاعات داده شده توسط سازندگان در جدول (۱) را تایید می‌کند. با توجه با این که تاثیر تغییر تابش بیش‌تر از تاثیر تغییر دما بر روی نقطه MPP است بنابراین در این آرایه‌ی دمای سلول ثابت نگه داشته می‌شود و تنها در شرایط تابش متغیر ردیابی نقطه MPP بررسی می‌شود. شاخص‌های آشکار و کیفی از توانایی دنبال کردن نقطه توان بیشینه، ولتاژ ثابت منبع فتوولتائیک و بازده سیستم مذکور است. الگوریتم MPPT روش هدایت افزایشی با گام متغیر است که چرخه کاری مبدل dc-dc را کنترل می‌کند. پارامتر تاثیرگذار در

[ Downloaded from jiaeee.com on 2026-11-16 ]
[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]
Journal of Iranian Association of Electrical and Electronics Engineers - Vol.15- No.3-Fall 2018


استخراج صحیح حداکثر توان به هنگام شبیه‌سازی MPPT فرکانس نمونه برداری است که باید خیلی کوچک‌تر از فرکانس کلیدزنی مبدل باشد. با توجه به این که طبق تحلیل نظری توان خروجی هر طبقه در عملکرد ZVS کلیدهای آن طبقه تاثیر گذار است، مقاومت خروجی هر طبقه به گونه‌ای انتخاب می‌شود که منبع ولتاژ بزرگ‌تر (نیم‌پلی که چرخه کاری کوچک‌تری دارد) مقاومت بزرگ‌تری داشته باشد و این به این دلیل است که برای یک سطح تابش خورشید تنها یک مقاومت نقطه حداکثر توان از دو سر پانل خورشیدی وجود دارد. به عبارت دیگر برای بهره‌برداری مبدل در حالت کاهنده به جای منبع $V_H$، رشته سلول فتوولتائیک قرار می‌گیرد و با اعمال دو چرخه کاری مختلف به دو نیم‌پل دو سطح ولتاژ مختلف قابل بهره‌برداری است. برای عملکرد افزاینده هر طبقه مبدل پیشنهادی با استفاده از الگوریتم MPPT، نقطه حداکثر توان آرایه‌ی فتوولتائیک هر طبقه به دست می‌آید و در اختیار بار خروجی بزرگ قرار می‌گیرد. کنترل‌کننده MPPT چرخه‌کاری سیگنال‌های تحریک همه نیم‌پل‌ها را به مقدار بهینه می‌رساند تا نقطه MPPT به درستی تعقیب شود.




(ب) (الف)

**شکل (۴): (الف) ساختار کلی سیستم فتوولتائیک (ب) منحنی‌های مشخصه P-V برای تابش‌های $200W/m^2$، $400W/m^2$، $600W/m^2$، $800W/m^2$ و $1000W/m^2$**

خروجی بلوک MPPT مقدار بهینه چرخه کاری $D$ است که با یک موج مثلثی مقایسه می‌شود و سیگنال تحریک کلیدهای مبدل را تولید می‌کند. کلیدهای اصلی $S_1$ و $S_4$ با اختلافی در چرخه کاری بهینه به دست آمده توسط بلوک کنترل‌کننده MPPT مطابق شکل (۵) تنظیم می‌شوند تا سطوح ولتاژ خروجی مختلفی به دست آید.




**شکل (۵): نحوه کنترل پالس‌های تحریک مبدل پیشنهادی**

**جدول (۱): پارامترهای آرایه‌ی mono crystalline silicon ارائه شده در مرجع [3] برای شرایط استاندارد محیطی**

| $P_{max}$ | $I_{sc}$ | $V_{oc}$ | $V_{MPP}$ | $I_{MPP}$ | $N_s$ |
|---|---|---|---|---|---|
| 85W | 5.02A | 22.9V | 18.3V | 4.64A | 36 |

## ۹- نتایج شبیه‌سازی


برای تایید تحلیل‌های نظری در این قسمت نتایج شبیه‌سازی مبدل پیشنهادی ارائه می‌شوند. مقادیر پارامترهای استفاده شده در شبیه‌سازی در جدول (۲) نشان داده شده است. عملکرد مبدل در حالت کاهنده در نظر گرفته شده است. در حین شبیه سازی دما در حالت استاندارد $(298K)$ ثابت نگه داشته می‌شود. شکل (۵) نتایج به دست آمده برای توان $P_{PV}$، ولتاژ $V_{PV}$، چرخه کاری $D$ و بازده سیستم فتوولتائیک را در حالت استخراج حداکثر توان برای مبدل پیشنهادی تحت تغییر پله‌ای تابش نشان می‌دهد. با توجه به این که توان $P_{mpp}$ و ولتاژ $V_{mpp}$ نقطه حداکثر توان از منحنی مشخصه P-V در شکل ۱-۶ و توان و ولتاژ عملکرد حالت ماندگار خروجی منبع فتوولتائیک $(V_{PV}, P_{PV})$ در شکل (۶) حاصل از شبیه‌سازی سیستم فتوولتائیک برای تابش‌های مختلف بر هم منطبق هستند یا اختلاف ناچیزی دارند اطمینان حاصل می‌شود که دنبال کردن نقطه توان بیشینه بر روی مبدل پیشنهادی درست عمل می‌کند. علاوه بر این با توجه به شکل موج ولتاژ عملکرد حالت ماندگار منبع فتوولتائیک $(V_{PV})$ در شکل (۶) مشاهده می‌شود که مقدار dc تقریبا ثابتی دارد و این نشان می‌دهد که عملکرد مبدل پیشنهادی در MPPT به طور صحیح انجام شده است. همچنین، در هر کدام از طبقه‌های ورودی، قابلیت ZVS تمام کلیدهای مبدل پیشنهادی حین انجام MPPT حاصل شده است. بازده سیستم فتوولتائیک براساس نتایج استخراج شده از پیاده سازی سیستم مورد نظر در نرم افزار PSCAD و به صورت ایده آل برابر با ۹۱٪ است. با توجه به رابطه بهره ولتاژ مبدل پیشنهادی از رابطه (۱۵) و مقادیر به دست آمده برای چرخه کاری $D$ در سطوح تابش مختلف مطابق شکل (۶)، مقادیر ولتاژ خروجی به دست آمده از محاسبه نظری و نتیجه به دست آمده از شبیه‌سازی هم دیگر را تایید می‌کنند.

**جدول (۲): مقادیر پارامترهای استفاده شده در شبیه‌سازی**


| | |
|---|---|
| منبع ورودی $V_H$: mono crystlline silicon 1.5kW | $n_1=n_2=0.3$ |
| $C_4=10\mu F$ | $R_{o2}=10\Omega$ و $R_{o1}=9\Omega$ |
| $L_{k1}=L_{k2}=10\mu H$ | $C_{o3}=C_{o2}=C_{o1}=200\mu H$ |
| $L_{m1}=L_{m2}=50\mu H$ | |

شکل (۷) شکل‌موج‌های جریان‌های کلیدهای مبدل پیشنهادی برای حالت عملکرد کاهنده با تک ورودی-دو خروجی را در حین استخراج حداکثر توان نشان می‌دهد. با توجه به شکل (۷) مشاهده می‌شود قبل از اعمال پالس تحریک کلیدهای اصلی، دیود این کلیدها جریان منفی از خود عبور می‌دهند و این نشان دهنده این است که کلیدهای $S_1$، $S_2$، $S_3$ و $S_4$ با قابلیت کلیدزنی ZVS روشن می‌شوند.

[ Downloaded from jiaeee.com on 2026-11-16 ]
[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]




**شکل (۶): نتایج شبیه‌سازی MPPT برای مبدل پیشنهادی به ازای افزایش پله‌ای تابش از $700W/m^2$ به $900W/m^2$.**




**شکل (۷): قابلیت ZVS کلیدهای مبدل چند خروجی پیشنهادی در حین انجام MPPT**

## ۱۰- نتیجه‌گیری

در این مقاله یک مبدلdc-dc دو طرفه چند درگاهه با قابلیت کلیدزنی نرم و ریپل جریان ورودی صفر پیشنهاد می‌شود و سپس مبدل پیشنهادی در یک سیستم فتوولتائیک برای استخراج حداکثر توان فتوولتائیک مورد استفاده قرار می‌گیرد. می‌توان تعداد ورودی‌ها را تا $n$ سطح ولتاژ مختلف افزایش داد. با توجه به ویژگی دو طرفه بودن هر کدام از طبقه‌های موجود، می‌توان مبدل را به هر دو صورت افزاینده و یا کاهنده بهره‌برداری کرد. حین استخراج حداکثر توان سلول فتوولتائیک عملکرد ZVS کلیدهای مبدل بدون هیچ مشکلی به دست می‌آیند و طراحی کامل یک سیستم فتوولتائیک دارای آرایه‌ی فتوولتائیک، مبدل dc-dc چند درگاهه پیشنهادی، عملکرد مدار در دنبال کردن نقطه توان بیشینه و و بارهای خروجی با سطوح ولتاژ مختلف در شرایط تابش متغیر انجام می‌شود. بازده سیستم فتوولتائیک با استفاده از مبدل پیشنهادی از ۲۱٪ به ۹۱٪ می‌رسد.

## مراجع


[1] J.J. Negroni D. Biel F. Guinjoan C. Meza, "Energy-balance and Sliding Mode Control Strategies of a Cascade H-Bridge Multilevel Converter for Grid-connected PV Systems," Industrial Technology (ICIT), 2010 IEEE International Conference on

[2] Francisco M. Gonzalez-Longatt, "Model of Photovoltaic Module in Matlab™," 2Do Congreso Iberoamericano De Estudiantes De Ingenieria Electrica, Electronica Y omputacion (II CIBELEC 2005).

[3] H. Cai, J. Xiang, and W. Wei, "Modelling, analysis and control design of a two-stage photovoltaic generation system," IET Renewable Power Generation, vol. 10, no. 8, pp. 1195-1203, 2016.

[4] D. Dong et al., "A PV Residential Microinverter With Grid-Support Function: Design, Implementation, and Field Testing," IEEE Transactions on Industry Applications, vol. 54, no. 1, pp. 469-481, 2018.

[5] Babaei, E., Abbasi, O.: "Structure for multi-input multi-output dc–dc boost converter", IET Power Electron., 2016, 9, (1), pp. 9–19

[6] M. Setti, J. Tanouti, A. Aziz, Z. Kanev, E.M. Aziz, "Efficient Modeling of Photovoltaic Systems Using CMEX S-Function under MATLAB-Simulink Environment, Journal of Environmental Science and Engineering, 5 (2011) 857-865.

[7] Z. Wang and H. Li, "An integrated three-port bidirectional dc–dc converter for PV application on a dc distribution system," IEEE Trans. Power Electron., vol. 28, no. 10, pp. 4612-4624, October 2013.

[8] M. Farhadi Kangarlu and E. Babaei, "A generalized cascaded multilevel inverter using series connection of sub-multilevel inverters," IEEE Trans. Power Electron., vol. 28, no. 2, pp. 625-636, Feb. 2013.

[9] E. Babaei, S.H. Hosseini, "New cascaded multilevel inverter topology with minimum number of switches optimal topologies for cascaded sub-multilevel converters," Journal of Power Electronics., vol. 50, no. 11, pp. 2761–2767, Dec. 2009.

[10] E. Babaei, "Optimal topologies for cascaded sub-multilevel converters," Journal of Power Electronics., vol. 10, no. 3, pp. 251–261, 2010.

[11] I.O. Lee and G.W. Moon, "Soft-switching dc-dc converter with a full ZVS range and reduced output filter for high-voltage applications," IEEE Trans. Power Electron., vol. 28, no. 1, pp. 112-122, Jan. 2013.

[12] R. Yang, H.F. Ding, Y. Xu, L. Yao, and Y. M. Xiang, "An analytical steady-state model of LCC type series–parallel Resonant converter with capacitive output filter," IEEE Trans. Power Electron., vol. 29, no. 1, pp. 328-338, Jan. 2014.

[13] E. Babaei, M.E. Seyed Mahmoodieh, and M. Sabahi, "Investigating buck dc-dc converter operation in different operational modes and obtaining the minimum output voltage ripple considering filter size," Journal of Power Electronics, vol. 11, no. 6, pp. 793-800, Nov. 2011.

[14] E. Babaei and M.E. Seyed Mahmoodieh, "Calculation of output voltage ripple and design considerations of Sepic converter," IEEE Trans. Ind. Electron., vol. 61, no. 3, pp. 1213-1222, March 2014.

[15] E. Babaei, M.E. Seyed Mahmoodieh, and H. Mashinchi Mahery, "Operational modes and output voltage ripple analysis and design considerations of buck-boost dc-dc converters," IEEE Trans. Ind. Electron., vol. 59, no. 1, pp. 381-391, Jan. 2012.

[16] H.L. Do "Nonisolated bidirectional zero-voltage-switching DC–DC converter," IEEE Trans. Power Electron., vol. 26, no. 9, pp. 2563-2569, september 2011.

[17] Yao, C., Ruan, X., Wang, X., et al.: 'Isolated buck-boost dc/dc converters suitable for wide input-voltage range', IEEE Trans. Power Electron., 2011, 26, (9), pp. 2599–2613

[18] Ardi, H., Ajami, A., Kardan, F., et al.: 'Analysis and implementation of a nonisolated bidirectional DC-DC converter with high voltage gain', IEEE Trans. Power Electron., 2016, 63, (8), pp. 4878–4888


[ Downloaded from jiaeee.com on 2026-11-16 ]

[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]

Journal of Iranian Association of Electrical and Electronics Engineers - Vol.15- No.3-Fall 2018

[19] Ardi, H., Ahrabi, R.R., Najafi Ravadanegh, S.: 'Analysis and implementation of a non-isolated bidirectional dc-dc converter with high voltage gain', IEEE Trans. Power Electron., 2014, 7, (12), pp. 3033–3044
[20] Narasimharaju, B.L., Dubey, S.P., Singh, S.P.: 'Design and analysis of coupled inductor bidirectional dc-dc convertor for high-voltage diversity applications', IET Power Electron., 2012, 5, (7), pp. 998–1007
[21] Das, P., Mousavi, S.A., Moschopoulos, G.: 'Analysis and design of a nonisolated bidirectional ZVS-PWM dc–dc converter with coupled inductors', IEEE Trans. Power Electron., 2010, 25, (10), pp. 2630–2641.
[22] Hsieh, Y.P., Chen, J.F., Yang, L.Sh., et al.: 'High-conversion-ratio bidirectional dc–dc converter with coupled inductor', IEEE Trans. Power Electron., 2014, 61, (1), pp. 210–222.
[23] E. Babaei, Z. Saadatizadeh, and S. Laali, "A new topology of bidirectional buck-boost dc/dc converter with capability of soft switching and input current ripple cancellation," Iranian Journal of Electrical and Electronic Engineering, vol. 12, no. 2, pp. 134-146, June 2016.
[24] E. Babaei, Z. Saadatizadeh, and C. Cecati, "High step-up high step-down bidirectional dc/dc converter," IET Power Electron., DOI:10.1049/iet-pel.2016.0977, pp. 1-37, June 2017.
[25] E. Babaei, Z. Saadatizadeh, "New high voltage gain dc-dc converters based on coupled inductors," IET Power Electron., DOI: 10.1049/iet-pel.2017.0051, Sept. 2017.
[26] E. Babaei, Z. Saadatizadeh, and B. Mohammadi ivatloo, "A new interleaved bidirectional zero voltage switching dc/dc converter with high conversion ratio," Journal of Circuits, Systems, and Computers, vol. 26, no. 6, June 2017.
[27] E. Babaei and Z. Saadatizadeh, "A new interleaved bidirectional dc/dc converter with zero voltage switching and high voltage gain: analyses, design and simulation," International Journal of Circuit Theory and Applications., DOI: 10.1002/cta.2360, May 2017.
[28] E. Babaei, Z. Saadatizadeh, and V. Ranjbarizad, "A new nonisolated bidirectional DC‐DC converter with ripple‐free input current at low‐voltage side and high conversion ratio," International Transactions on Electrical Energy Systems, DOI: 10.1002/etep.2494, Oct. 2017.
[29] Z. Saadatizadeh, P. Chavoshipour Heris, M. Sabahi, M. Tarafdar Hagh, M. Maalandish, "A new non-isolated free ripple input current bidirectional DC-DC converter with capability of zero voltage switching," International Journal of Circuit Theory and Applications., DOI: 10.1002/cta.2435 , Oct. 2017.

[1] Multilevel
[2] Soft switching
[3] Bidirectional
[4] Multi port
[5] Zero voltage switching (ZVS)

[ Downloaded from jiaeee.com on 2026-11-16 ]
[ DOR: 20.1001.1.26765810.1397.15.3.12.4 ]