

تمام جمع کننده یک بیتی با تاخیر و تعداد سلول کم در تکنولوژی نوظهور اتوماتای سلولی نقطه‌ای کوانتومی

محمد غلامی^۱ پریسا ولی پور^۲ هانی علمدار^۳

۱- دانشیار- گروه مهندسی برق- دانشکده مهندسی و فناوری- دانشگاه مازندران- بابلسر- ایران

m.gholami@umz.ac.ir

۲- دانش آموخته کارشناسی ارشد- دانشکده مهندسی برق و کامپیوتر- دانشگاه علوم و فنون مازندران - بابل- ایران

parisa.vp33@gmail.com

۳- دانشجوی دکتری- گروه مهندسی برق- دانشکده مهندسی برق و کامپیوتر- دانشگاه صنعتی نوشیروانی بابل - بابل- ایران

hani.alamdardar7171@gmail.com

چکیده: امروزه مدارات تکنولوژی CMOS به دلیل عدم امکان کاهش بیشتر ابعاد، با چالش‌های اساسی در پارامترهایی نظیر سرعت، فرکانس و توان مصرفی رو به رو شده‌اند. در همین راستا یکی از راه‌حل‌های پیشنهادی محققین، معرفی جایگزینهایی برای این تکنولوژی است که از آن جمله می‌توان به تکنولوژی اتوماتای سلولی نقطه‌ای کوانتومی اشاره نمود. تحقیقات زیادی در راستای طراحی مدارات دیجیتال در تکنولوژی QCA صورت گرفته است. از آنجایی که مدار تمام جمع کننده از بخشهای جدایی ناپذیر یک واحد محاسبه و منطق است، لذا یکی از مدارهایی است که مورد توجه طراحان آشنا با تکنولوژی QCA واقع شده است. از اینرو، در این مقاله طراحی یک تمام جمع کننده جدید در اولویت قرار گرفته است. در این مقاله، با استفاده از یک گیت XOR سه ورودی و یک گیت اکثریت سه ورودی، تمام جمع کننده‌ای طراحی شد که دارای ۳۵ سلول، مساحت اشغالی ۰/۰۳ میکرومتر مربع و ۲ ناحیه کلاک تاخیر می‌باشد. تمام جمع کننده پیشنهادی از حیث ویژگیهای مطرح شده نسبت به طرحهای پیشین بهبودهای مناسبی را ایجاد نموده است. جهت تصدیق رفتار ساختار پیشنهادی نیز شبیه سازی توسط نرم افزار QCADesigner صورت گرفته است.

واژه‌های کلیدی: تمام جمع کننده، گیت اکثریت، گیت XOR، QCA

نوع مقاله: پژوهشی

DOI: 10.52547/jiaeee.21.1.11

تاریخ ارسال مقاله: ۱۴۰۱/۱۱/۲۶

تاریخ پذیرش مشروط مقاله: ۱۴۰۲/۰۱/۱۹

تاریخ پذیرش مقاله: ۱۴۰۲/۰۲/۲۳

نام نویسنده‌ی مسئول: محمد غلامی

نشانی نویسنده‌ی مسئول: ایران - مازندران - بابلسر - دانشگاه مازندران - پردیس دانشگاه مازندران - دانشکده‌ی مهندسی و فناوری

۱- مقدمه

کاهش ابعاد در تکنولوژی CMOS منجر به محدودیت‌های زیادی در پارامترهای مختلف مدارات CMOS نظیر توان مصرفی و سرعت گردیده است. در همین راستا جایگزینی با تکنولوژی‌های جدید، یکی از راه‌حل‌های پیشنهادی محققین برای غلبه بر این مشکلات بوده است. از جمله این تکنولوژی‌ها می‌توان از اتوماتای سلولی نقطه‌ای کوانتومی (QCA) نام برد که در سال ۱۹۹۳ توسط لنت معرفی شده است [۱]. تکنولوژی QCA بسیار کوچکتر از CMOS بوده به گونه‌ای که هنگام پیاده سازی، اندازه یک سلول QCA در سطح مولکول یا اتم می‌باشد. توان مصرفی در تکنولوژی QCA نیز کمتر است چرا که در مدارات QCA جریان برقرار نمی‌باشد. عدم وجود خازن در تکنولوژی QCA تضمین کننده این است که مدارات می‌توانند در فرکانس‌های بالاتری در حد تراهرتز کار کنند. گیت‌های منطقی و سیپ‌های ارتباطی در QCA از سلول‌های QCA پایه تشکیل شده اند که چگالی بالا مجتمع سازی و سرعت بالا را به همراه دارند [۲-۴].

مدارات ترکیبی در مدارات منطقی از تعدادی گیت منطقی تشکیل شده‌اند که خروجی آنها در هر لحظه از زمان مستقیماً به وسیله ورودی‌های همان لحظه تعیین می‌شوند و وابستگی به مقدار ورودی‌های قبلی ندارند. مدارات جمع کننده نمونه‌ای از مدارات ترتیبی می‌باشند. جمع کننده‌ها از مهمترین بخشهای واحد محاسبه و منطق بوده و همواره طراحی مدارات جمع کننده با سرعت بالا و بسیار کوچک، از چالشهای طراحان بوده است. بدین منظور، طرح‌هایی ارائه شدند که بر مشکلات پیشین غلبه کنند.

به منظور جمع بندی بهتر مطالب، بخشی از فعالیتهای گذشته در حوزه مورد بحث مورد بررسی قرار خواهد گرفت. عموماً مدارهای تمام و گیت‌های اکثریت XOR جمع کننده از گیت‌های منطقی، مانند تشکیل شده‌اند که در ادامه چند نمونه‌ای از مدارات جمع کننده مورد بررسی خواهد گرفت. ساختار QCA طراحی شده در تکنولوژی جمع کننده پیشنهادی در [۵] شامل پنج گیت اکثریت سه ورودی و سه گیت معکوس کننده بوده و دارای ۱۹۲ سلول و مساحت ۰/۲ میکرومتر مربع می‌باشد. این میزان سلول و گیت برای پیاده سازی تمام جمع کننده به نسبت بالا است. جمع کننده دیگری در [۶] طراحی شده است که پیچیدگی مدار را نسبت به کار قبلی کاهش داده و شامل سه گیت اکثریت و ۲ گیت معکوس کننده بوده و تعداد سلول‌ها ۱۴۵ سلول و مساحت استفاده شده ۰/۱۷ میکرومتر مربع شده است ولی همچنان بررسی‌هایی جهت بهبود پارامترها مورد نیاز است چرا که به نظر می‌رسد طرحهای ارائه شده در [۶] هنوز نیاز به بهینه سازی-های ساختاری دارند. با تغییر در ساختار این جمع کننده، جمع کننده دیگری در [۷] معرفی شده است. جمع کننده پیشنهادی در [۷] در چند لایه طراحی شده و به همین علت تعداد سلول‌ها و مساحت کاهش داده شده است. البته ذکر این نکته ضروری است که طراحی

چند لایه منتهی به هزینه طراحی بیشتری خواهد شد. با استفاده از روش چندلایه، نمونه دیگری جمع کننده در [۸] ارائه شده است با این تفاوت که از یک گیت اکثریت ۳ ورودی و یک گیت اکثریت ۵ ورودی استفاده شده است. طراح این ساختار توانسته است تعداد سلول و مساحت را به ترتیب به ۵۱ سلول و ۰/۰۳ میکرومتر مربع کاهش دهد. سه ورودی و یک گیت اکثریت ۳ ورودی XOR با استفاده از یک گیت جمع کننده‌ای در [۹] طراحی شد که دارای ۴۰ سلول، مساحت ۰/۰۳ میکرومتر مربع و ۲ ناحیه کلاک تاخیر می‌باشد. در [۱۰] یک تمام جمع کننده با استفاده از گیت اکثریت ۷ ورودی طراحی شده است که ساختار پیشنهادی در این مقاله دارای دو ضعف عمده است. مشکل اول این ساختار طراحی چند لایه بوده و مورد بعدی به پایداری کم این ساختار با توجه به نوع گیت اکثریت استفاده شده در آن بر می‌گردد. در [۱۱] یک ساختار جدید به عنوان تمام جمع کننده معرفی شده است که با توجه به تمرکز طرح بر روی بهبود پایداری مدار، ساختار ارائه شده تعداد سلول و مساحت اشغالی زیادی را شامل شده است. همچنین یک تمام جمع کننده جدید در [۱۲] در سه لایه معرفی شده است که علیرغم استفاده از لایه‌های بالاتر، شامل ۴۷ سلول مصرفی و تاخیر زیادی است. لذا انتظار می‌رود با توجه به افزایش تعداد لایه‌های مصرفی که منتهی به افزایش هزینه می‌شود، بهبودهای مناسبی از لحاظ تعداد سلول و ابعاد اشغالی در این ساختار صورت پذیرد. در [۱۳] ساختار پیشنهادی با تمرکز بر بهبود مصرف انرژی طراحی شده است ولی موارد زیر را می‌توان برای این ساختار در نظر گرفت. نخست استفاده بحث پایداری مدار بوده که به نظر می‌رسد با توجه به روند طراحی ساختار پیشنهادی پایداری مناسبی نداشته باشد. نکته دیگر فضاهای زیادی در این طراحی در نظر گرفته شده ولی مورد استفاده قرار نگرفته است. این موضوع منتهی به افزایش سطح مقطع اشغالی این ساختار شده است. یکی از بهترین طرحهای حاضر در [۱۴] ارائه شده است که ساختار تمام جمع کننده را با تعداد ۳۷ سلول طراحی نموده است. البته این ساختار هنوز نیاز به بهبودهایی در سطح مقطع اشغالی و تاخیر دارد. لذا با توجه به توضیحات فوق و رویکرد طراحی‌های پیشین، در این مقاله نیز تلاش خواهد شد که با استفاده از تنها و یک گیت اکثریت سه ورودی یک تمام جمع کننده XOR یک گیت پیشنهاد گردد که از منظر تعداد سلول و ابعاد نسبت به طرحهای پیشین بهبود رفتاری داشته باشد.

این مقاله به صورت زیر سازماندهی شده است. در بخش آتی ساختار QCA مورد بررسی قرار خواهد گرفت، سپس ساختار جمع کننده پیشنهادی ارائه خواهد شد. شبیه‌سازی و نتایج جهت تصدیق عملکرد طرحهای پیشنهادی در بخش ۴ ارائه می‌گردد. بخش پنجم و پایانی مقاله نیز نتیجه‌گیری خواهد بود.

۲- ساختار QCA

واحد اصلی در مدارات QCA سلول مربعی شکلی است که ۴ گودال کوانتومی در ۴ گوشه خود دارد. دو الکترون در این گودالها قرار داده می‌شوند [۱۵، ۱۶]. الکترون‌های درون این گودالها قابلیت جابه‌جایی با استفاده از تونل‌زنی بین این گودالها را دارا بوده که طبق مکانیزم ناحیه کلاک رفتار می‌کنند. هر سلول بر اساس آرایش الکترون‌ها درون گودالها، یک بیت را نشان می‌دهد. جفت الکترون‌ها می‌توانند به ۶ حالت در این گودالها قرار بگیرند که فقط دو وضعیت از این ۶ وضعیت، به علت نیروی دافعه بارهای مشابه در الکترون‌ها، پایدار هستند. چینش سلول‌ها به دو صورت ۹۰ درجه و ۴۵ درجه می‌باشد. طبق قانون نیرو دافعه‌ی کلمب، وضعیت پایدار برای سلول‌ها، الکترون‌ها در یک سلول ۹۰ درجه به صورت مورب و در یک سلول ۴۵ درجه به صورت افقی یا عمودی آراسته می‌شوند. به این دو حالت پیش آمده، حالت‌های ۱- و ۱+ گفته می‌شوند. وضعیت ۱- برابر با صفر منطقی و وضعیت ۱+ برابر با ۱ منطقی است. جابه‌جایی الکترون‌ها، قطبیت سلول‌ها و شکل کلی سلول‌های QCA در شکل ۱ به تصویر کشیده شده است [۱۶-۱۹].


هر سلول QCA دارای یک شعاع تأثیر است و در صورتی که دو سلول QCA در کنار یکدیگر و در فاصله شعاع تأثیر قرار گیرند، براساس قانون دافعه کلمب، الکترون‌های آنها بر هم اثر می‌گذارند. با استفاده از این خاصیت می‌توان قطبیت موجود در یک سلول را به سلول دیگر انتقال داد. از این رو، حالت منطقی از یک سلول، مستقیماً به سلول مجاورش تأثیرگذار است. پس منطق می‌تواند با قرار دادن سلول‌ها کنار هم در مسیرهای مختلف منتقل شود. حال با قرار دادن یک ردیف از سلول‌ها کنار هم، می‌توان یک مدل سیم پیاده‌سازی کرد. در این شرایط، اثرات متقابل الکترومغناطیسی بین سلول‌ها، می‌توانند دیتای باینری را بین سلول‌ها انتقال دهند. به علت چینش سلول‌ها به صورت ۹۰ درجه و ۴۵ درجه، دو مدل چینش سیم ۹۰ درجه و ۴۵ درجه وجود دارد. به علت نیروی دافعه کلمبی، اطلاعات در سیم ۹۰ درجه به صورت ثابت انتقال داده می‌شود که در شکل ۲ نشان داده شده است. اطلاعات در سیم ۴۵ درجه به صورت مقادیر غیر دائمی یا متناوب منتقل می‌شود و این موضوع در شکل ۳ نشان داده شده است.

یکی از خاصیت‌های منحصر به فرد در QCA، قابلیت ایجاد کردن سیگنال مختلف در سیم‌های متقاطع است. در تکنولوژی QCA دو گزینه تقاطع در دسترس است: تقاطع‌های هم‌صفحه^۱ و تقاطع چند لایه^۲. در [۲۰] یک تقاطع هم‌صفحه به عنوان یک خاصیت منحصر به فرد از یک طرح‌بندی^۳ QCA پیشنهاد شده و تقاطع‌ها با استفاده از یک لایه پیاده‌سازی می‌شوند. تقاطع هم‌صفحه از هر دو سلول‌های منظم و چرخیده شده استفاده می‌کند. هر دو نوع از سلول‌ها نسبت به هم برهم‌کنش ندارند وقتی آنها به درستی هم‌راستا شده باشند. تقاطع چندلایه جایگزین دیگر است [۲۱]، که بیشتر از یک لایه از سلول‌ها را


مشابه مسیرهای سیم‌های فلزی در تکنولوژی CMOS مورد استفاده قرار می‌دهد.

دو گیت پایه شناخته شده در تکنولوژی QCA، گیت‌های اکثریت و اینورتر می‌باشند. بنابراین با استفاده از نیرو کلمبی بین سلول‌ها و بر اساس فعل و انفعال متقابل بین سلول‌ها، اجزای منطقی پایه که شامل گیت اینورتر و گیت اکثریت سه ورودی بوده را می‌توان در تکنولوژی QCA ایجاد کرد. یک گیت اکثریت ۳ ورودی، شامل ۵ سلول QCA است که از ۳ سلول ورودی و یک سلول میانی به عنوان تصمیم‌گیرنده و یک سلول به عنوان یک خروجی تشکیل می‌شود. در شکل ۴ گیت اکثریت و اینورتر دیده می‌شوند.


داشتن یک مدار هم‌زمان در تکنولوژی QCA به علاوه کنترل کردن شار انتقال اطلاعات در یک سیم که به صورت خط‌لوله‌ای^۴ است، از روش ناحیه کلاک استفاده شده است [۲۲، ۲۳]. مدارهای QCA کاربردی برای درستی رفتار خود نیاز به کلاک دارند. کلاک‌زنی^۵ در QCA نه تنها انتقال اطلاعات را کنترل می‌کند بلکه به عنوان منبع تغذیه نیز بکار می‌رود [۴].




شکل (۱): سلول در QCA و قطبیت آنها



شکل (۲): سیم ۹۰ درجه و مسیر انتقال داده



شکل (۳): سیم ۴۵ درجه و مسیر انتقال داده



شکل (۴): (a) گیت اکثریت (b) گیت معکوس کننده


۳- ساختار جمع کننده پیشنهادی

در این بخش، به طراحی و شبیه‌سازی مدارات تمام جمع کننده پیشنهادی پرداخته می‌شود. با توجه به تکنولوژی QCA، طراحی


بهبود مناسبی نسبت به سایر طرحها داشته است. به نحوی که ساختار پیشنهادی از لحاظ تعداد سلول مصرفی بهترین ساختار بوده و از لحاظ تاخیر و مساحت نیز با بهترین طرحهای قبلی شرایط برابری را دارا است.

جدول (۱): مقایسه جمع کننده پیشنهادی با کارهای گذشته

تاخیر (دوره چرخش کلاک زنی)	مساحت (میکرومتر مربع)	تعداد سلولها	عنوانها
۱,۲۵	۰,۲	۱۹۲	[۵]
۱,۲۵	۰,۱۷	۱۴۵	[۶]
۰,۷۵	۰,۰۵	۸۶	[۷]
۰,۷۵	۰,۰۳	۵۱	[۸]
۰,۵	۰,۰۳	۴۰	[۹]
۰,۷۵	۰,۰۶	۷۸	[۱۰]
۰,۷۵	۰,۰۹	۷۵	[۱۱]
۰,۷۵	۰,۰۶	۹۰	[۱۲]
۰,۵	۰,۰۴	۶۱	[۱۳]
۰,۷۵	۰,۰۴	۳۷	[۱۴]
۰,۵	۰,۰۳	۳۵	جمع کننده پیشنهادی



شکل (۵): بلوک دیاگرام تمام جمع کننده تک بیتی پیشنهادی



شکل (۶): نمونه‌ای از گیت XOR در تکنولوژی QCA [۲۴]

مدارات با اشکال مختلف قابل پیاده سازی می باشند که در این بخش سعی بر طراحی مدار تمام جمع کننده تک بیتی می باشد که از لحاظ تعداد سلول، مساحت مصرفی و تاخیر نسبت به کارهای گذشته بهینه شوند. بنابراین در ابتدا بلوک دیاگرام و سپس طرح بندی مدارات پیشنهادی ارائه می شوند.

در ابتدای طراحی هر مدار، نیاز به بلوک دیاگرام آن مدار و همینطور رابطه ورودی ها و خروجی های مدار مورد نظر می باشد. بنابراین در ابتدا روابط یک تمام جمع کننده تک بیتی بررسی می شود. تمام جمع کننده تک بیتی دارای ۳ ورودی (A,B,Cin) و ۲ خروجی (Sum,Cout) می باشد. بین این ورودی ها و خروجی ها روابطی برقرار بوده که معادلات ۱ و ۲ قابل مشاهده می باشند،

$$SUM = ABC_{in} + A\bar{B}\bar{C}_{in} + \bar{A}B\bar{C}_{in} + \bar{A}\bar{B}C_{in} \rightarrow SUM = A \oplus B \oplus C_{in} \quad (1)$$

$$C_{out} = AB + AC_{in} + BC_{in} \rightarrow C_{out} = M(A, B, C_{in}) \quad (2)$$


در نتیجه، با ساده سازی این روابط می توان بلوک دیاگرام یک تمام جمع کننده تک بیتی را مطابق شکل ۵ رسم نمود. بنابراین، به منظور طراحی تمام جمع کننده تک بیتی در تکنولوژی QCA، به گیت XOR و گیت اکثریت نیاز است. گیت اکثریت از جمله گیت های پایه در تکنولوژی QCA می باشد. چالش در بلوک دیاگرام تمام جمع کننده شکل ۵، بلوک XOR بوده که برای طراحی مدارات تمام جمع کننده تک بیتی در تکنولوژی QCA، از مدار XOR شکل ۶ استفاده می شود. با استفاده از بلوک دیاگرام شکل ۵ و گیت XOR شکل ۶، مدار تمام جمع کننده تک بیتی در تکنولوژی QCA طراحی شده که در شکل ۷ مشاهده می گردد. این مدار پیشنهاد شده دارای ۳۵ سلول، لختی- زمانی ۰,۵، دوره چرخش کلاک زنی و مساحت $0.03\mu m^2$ می باشد. مزیت مدار جمع کننده تک بیتی پیشنهادی نسبت به کارهای گذشته این بوده که از مساحت و لختی زمانی و تعداد سلول کمتر برخوردار می باشد.

در جدول ۱ مقایسه ای بین مدار تمام جمع کننده تک بیتی پیشنهادی با کارهای گذشته انجام شده است. همانگونه که ملاحظه می گردد ساختار پیشنهادی از لحاظ تعداد سلول و تاخیر شرایط بسیار مساعدی نسبت به طرحهای پیشین دارد. نقطه قوت دیگر تمام جمع کننده پیشنهادی در دسترس بودن تمامی ورودی ها و خروجی ها است که با استفاده از آن می توان این مدار را به جمع کننده هایی برای جمع داده ها با بیت های بالاتر هم تبدیل نمود. از این رو، می توان با قرار دادن متوالی مدار جمع کننده پیشنهادی، یک تمام جمع کننده با تعداد بیت های بیشتر طراحی کرد که خروجی نقلی طبقه قبلی ورودی نقلی طبقه بعدی می باشد. در نتیجه، بیت نقلی خروجی هر طبقه متصل به بیت نقلی ورودی طبقه بعدی می باشد. همانگونه که در این جدول ملاحظه می گردد، ساختار پیشنهادی با توجه به تکنیک های استفاده شده در طراحی با استفاده از تنها ۳۵ سلول و اشغال فضای حدود 0.03 میکرومتر مربع و ایجاد تاخیر نیم سیکل کلاک، از این سه منظر


کلیدزنی و میانگین توان اتلافی ناشی ساختار پیشنهادی براساس ورودی‌های شکل ۸ لیست شده است.

جدول (۲): نتایج تجزیه و تحلیل توان

	میانگین انرژی ناشی اتلافی (meV)			میانگین انرژی کلیدزنی اتلافی (meV)		
	0.5Ek	1Ek	1.5Ek	0.5Ek	1Ek	1.5Ek
مدار پیشنهادی شکل ۷	0.06049	0.05066	0.04224	0.01863	0.051	0.08688




شکل (۸): نتایج شبیه‌سازی تمام جمع‌کننده تک‌بیتی پیشنهادی در شکل ۷



شکل (۹): نقشه توان مدار تمام جمع‌کننده تک‌بیتی در شکل ۷ با 0.5Ek

۵- نتیجه‌گیری

امروزه به دلیل عدم امکان کاهش بیشتر ابعاد با چالش‌های اساسی در پارامترهایی نظیر سرعت، فرکانس و توان مصرفی برای مدارات تکنولوژی CMOS روبه‌رو می‌باشیم. در راستای کاهش مشکلات، یکی از راه‌حل‌های پیشنهادی جایگزینی این تکنولوژی با تکنولوژی‌های دیگر نظیر تکنولوژی اتوماتای سلولی نقطه‌ای کوانتومی است.



شکل (۷): تمام جمع‌کننده تک‌بیتی پیشنهادی در تکنولوژی QCA

۴- شبیه‌سازی‌ها و نتایج

در این بخش، به نتایج حاصل از شبیه‌سازی زمانی و انرژی مدار پیشنهادی پرداخته شده است. شبیه‌سازی طرح پیشنهادی در حوزه زمانی توسط نرم‌افزار QCADesigner نسخه 2.0.3 انجام شده است [۱۵]. همچنین شبیه‌سازی انرژی توسط نرم‌افزار QCAPro صورت پذیرفته است. برای عملکرد بهتر تجزیه و تحلیل مدار QCA، طرح پیشنهاد شده QCA در این مقاله با استفاده از هر دو موتورهای شبیه‌سازی coherence vector و bistable approximation با پارامترهای پیش فرض مورد بررسی قرار گرفته است. در شکل ۸ نتایج شبیه‌سازی مدار تمام جمع‌کننده تک‌بیتی پیشنهادی شکل ۷ مشاهده می‌شود. همانگونه که از شکل ۷ مشخص شده و از فرمول‌هایی که برای یک تمام جمع‌کننده بیان شده بود، با اعمال داده تک‌بیتی به مقدار یک منطقی به یکی از ورودی‌ها، تنها خروجی SUM یک منطقی می‌شود. اگر به هر دو ورودی این مدار داده تک‌بیتی به مقدار یک منطقی اعمال شود، بیت نقلی تولید می‌کند و اگر بیت نقلی ورودی هم با دو ورودی داده‌ای با مقدار یک منطقی اعمال کنند هر دو خروجی که شامل نقلی خروجی و SUM می‌باشند خروجی یک منطقی ایجاد می‌کنند.

شکل ۹ شبیه‌سازی صورت گرفته برای اتلاف انرژی توسط نرم‌افزار QCAPro را نشان می‌دهد که از تکنیکی مبتنی بر تقریب سریع برای تخمین شدت خطای سلول‌ها در طراحی مدار QCA استفاده می‌کند. بنابراین، این ابزار تخمینی از تلفات توان در یک مدار QCA را برای کلاک‌های با گذارهای تیز ارائه می‌کند که منجر به عملیات غیردیاباتیک می‌شود و یک مرز بالایی از توان مصرف شده را ارائه می‌دهد [۲۵]. نقشه توان اتلافی برای مدار پیشنهادی با 0.5Ek در شکل ۹ مشاهده می‌شود که نقاط تاریک‌تر نقاطی با اتلاف انرژی بیشتر را در این شکل مشخص می‌کند و ورودی‌های شکل ۸ برای نقشه توان شکل ۹ به کار گرفته شده است. در جدول ۲ میانگین توان اتلافی

- implementation of efficient QCA full-adders using fault-tolerant majority gates. The Journal of Supercomputing, 2022 Apr;78(6):8056-80.
- [15] Walus, K., et al., QCADesigner: A rapid design and simulation tool for quantum-dot cellular automata. IEEE transactions on nanotechnology, 2004. 3(1): p. 26-31.
- [16] Snider, G.L., et al. Quantum-dot cellular automata: Introduction and experimental overview. in Proceedings of the 2001 1st IEEE Conference on Nanotechnology. IEEE-NANO 2001 (Cat. No. 01EX516). 2001. IEEE.
- [17] Xiao, L.-r., X.-x. Chen, and S.-y. Ying, Design of dual-edge triggered flip-flops based on quantum-dot cellular automata. Journal of Zhejiang University SCIENCE C, 2012. 13(5): p. 385-392.
- [18] Jafarali Jassbi, S., et al., A Defect Tolerant Design for 5-Input Majority Gate in Quantum-dot Cellular Automata. Journal of Iranian Association of Electrical and Electronics Engineers, 2022. 19(2): p. 39-45.
- [19] Binaei, R. and M. Gholami, Introducing New Structures for D-Type Latch and Flip-Flop in Quantum-Dot Cellular Automata Technology and its Use in Phase-Frequency Detector, Frequency Divider and Counter Circuits. Journal of Iranian Association of Electrical and Electronics Engineers, 2021. 18(1): p. 71-80.
- [20] Tougaw, P.D. and C.S. Lent, Logical devices implemented using quantum cellular automata. Journal of Applied physics, 1994. 75(3): p. 1818-1825.
- [21] Gin, A., P.D. Tougaw, and S. Williams, An alternative geometry for quantum-dot cellular automata. Journal of Applied Physics, 1999. 85(12): p. 8281-8286.
- [22] Gholamnia Roshan, M. and M. Gholami, Novel D latches and D flip-flops with set and reset ability in QCA nanotechnology using minimum cells and area. International Journal of Theoretical Physics, 2018. 57(10): p. 3223-3241.
- [23] Gholami M, Amirzadeh Z. Low-power, high-speed, and area-efficient sequential circuits by quantum-dot cellular automata: T-latch and counter study. Frontiers of Information Technology & Electronic Engineering, 2023 Mar;24(3):457-69.
- [24] Sasamal, T., A. Singh, and U. Ghanekar, Design of non-restoring binary array divider in majority logic-based QCA. Electronics Letters, 2016. 52(24): p. 2001-2003.
- [25] Srivastava, S., et al. QCAPro-an error-power estimation tool for QCA circuit design. in 2011 IEEE international symposium of circuits and systems (ISCAS). 2011. IEEE.
- تحقیقات زیادی در راستای طراحی مدارات دیجیتال در تکنولوژی QCA صورت گرفته است. یکی از این موضوعات، عمل جمع دو رقم دودویی بوده که توسط مدارات تمام جمع کننده صورت می پذیرد. می شود. مدارات جمع کننده نمونه ای از مدارات دیجیتالی مورد تحقیق در تکنولوژی QCA می باشند. در این مقاله، با استفاده از یک گیت XOR سه ورودی و یک گیت اکثریت سه ورودی، تمام جمع کننده ای طراحی شد که دارای ۳۵ سلول، مساحت اشغالی ۰/۰۳ میکرومتر مربع و ۲ ناحیه کلاک تاخیر می باشد. مدار حاصل از لحاظ عملکردی بهبود مناسبی در عملکرد نسبت به کارهای پیشین داشته است.

مراجع

- [1] Lent, C.S., et al., Quantum cellular automata. Nanotechnology, 1993. 4(1): p. 49.
- [2] Seminario, J.M., et al., A molecular device operating at terahertz frequencies: theoretical simulations. IEEE Transactions on Nanotechnology, 2004. 3(1): p. 215-218.
- [3] DeHon, A. and M.J. Wilson. Nanowire-based sublithographic programmable logic arrays. in Proceedings of the 2004 ACM/SIGDA 12th international symposium on Field programmable gate arrays. 2004.
- [4] Timler, J. and C.S. Lent, Power gain and dissipation in quantum-dot cellular automata. journal of applied physics, 2002. 91(2): p. 823-831.
- [5] Peng, J.-T., C. Chien, and T. Tseng, Rough set theory for data mining for fault diagnosis on distribution feeder. IEE Proceedings-Generation, Transmission and Distribution, 2004. 151(6): p. 689-697.
- [6] Chien, C.-F., S.-L. Chen, and Y.-S. Lin, Using Bayesian network for fault location on distribution feeder. IEEE Transactions on Power Delivery, 2002. 17(3): p. 785-793.
- [7] Teng, J.-H., W.-H. Huang, and S.-W. Luan, Automatic and fast faulted line-section location method for distribution systems based on fault indicators. IEEE Transactions on Power systems, 2014. 29(4): p. 1653-1662.
- [8] Sridharan, K. and N.N. Schulz, Outage management through AMR systems using an intelligent data filter. IEEE Transactions on Power Delivery, 2001. 16(4): p. 669-675.
- [9] Sasamal, T.N., A.K. Singh, and U. Ghanekar, Efficient design of coplanar ripple carry adder in QCA. IET Circuits, Devices & Systems, 2018. 12(5): p. 594-605.
- [10] Mohammadi, H., K. Navi, and M. Hosseinzadeh, An efficient quantum-dot cellular automata full adder based on a new convertible 7-input majority-not gate. IETE Journal of Research, 2020: p. 1-9.
- [11] Raj M, Gopalakrishnan L, Ko SB. Design and analysis of novel QCA full adder-subtractor. International Journal of Electronics Letters. 2021 Jul 3;9(3):287-300.
- [12] Barughi, Y.Z., and Heikalabad, S.R.: A Three-Layer Full Adder/Subtractor Structure in Quantum-Dot Cellular Automata, Int J Theor Phys, 56 (2017) 2848-2858.
- [13] Emiyazov S, Jeon JC. Carry save adder and carry look ahead adder using inverter chain based coplanar QCA full adder for low energy dissipation. Microelectronic Engineering. 2019 Apr 15;211:37-43.
- [14] Bravo-Montes JA, Martín-Toledano A, Sánchez-Macián A, Ruano O, García-Herrero F. Design and

¹ Coplanar crossings
² Multilayer crossover
³ Layout
⁴ Pipeline
⁵ Clocking
⁶ Latency